플라즈마 화학적 증착법을 이용한 금속 촉매 실리콘 나노와이어의 제조 및 특성에 관한 연구
- Title
- 플라즈마 화학적 증착법을 이용한 금속 촉매 실리콘 나노와이어의 제조 및 특성에 관한 연구
- Other Titles
- Synthesis and Characterization of Metal-catalyzed Silicon Nanowire by Plasma Enhanced Chemical Vapor Deposition
- Author
- 정양규
- Alternative Author(s)
- Jung, Yang-Gyoo
- Advisor(s)
- 이정호
- Issue Date
- 2007-02
- Publisher
- 한양대학교
- Degree
- Master
- Abstract
- 최근 반도체 나노선과 나노 튜브 그리고 나노 벨트 등의 1차원 나노 구조체들에 대한 연구와 관심이 매우 고조되고 있다. 이러한 1차원 구조체들은 매우 독특하고 뛰어난 물리적, 전자기적 성질을 갖고 있어 이를 바탕으로 하여 적용 가능한 분야가 FET나 각종 Sensor 그리고 Field emitters, antennas, nanomanipulation tools등 매우 광범위하기 때문이다. 뿐 만 아니라 현재 연구 개발되어지고 있는 제조공정을 잘 컨트롤할 수 있다면 고집적의 매우 경제적인 nano device를 구현할 수 있게 될 것임이 예상된다.
이들 중 반도체 나노선, 특히 실리콘 나노선의 경우 새로운 대체 nano device 재료로써 그 가치가 매우 높다고 할 수 있다. 하지만 나노선을 성장시키는데 있어서 기존의 방법들은 매우 높은 공정 온도 하에서 진행되기 때문에 실질적인 나노선의 반도체 집적을 하기 위한 관점에서 부적합하다고 할 수 있다. 때문에 본 연구에서는 플라즈마 CVD 공정을 이용하여 저온에서 나노선을 성장시키는 법에 대해 논하고자 한다. PECVD를 이용하여 400℃이하의 공정 온도 하에서 금 박막 3nm두께의 촉매를 사용하여 실리콘 나노선을 제조하였다. 3nm의 두께를 갖는 금 박막을 공정 전 단계 열처리를 통하여 실리사이드화 하게 되면 촉매의 반응성이 증가하여 실리콘 나노선의 밀도가 증가함을 알 수 있었다. 또한 이러한 결과와 더불어 열 산화막의 두께 차이에 따른 성장된 나노선의 밀도의 차이가 생기게 됨을 알 수 있었다. 이를 위하여 열 산화막(5~80nm)은 RTP와 Furnace를 이용하여 형성하였으며 촉매로 사용된 금 박막은 Thermal evaporator를 이용하여 3nm이하로 증착하였고 RTP를 이용하여 600℃에서 5분간 열처리하였다. 열 산화막의 두께와 촉매로 사용된 금 박막 두께의 상관관계를 알아보기 위해 Real Time 엘립소메트리와 TEM을 이용하여 이들의 거동을 확인하였다. 이러한 사실은 반도체 나노선을 산업에 접목시키는데 있어서 대량 생산을 위한 매우 중요한 요인이라고 할 수 있으며 기존의 VLS 매커니즘을 이용한 나노선 성장 시 실리콘산화막의 영향과 금 박막의 거동이 매우 큰 영향을 준다는 단적인 예라고 할 수 있을 것이다.; Silicon nanowire have been fabricated for nanodevice applications such as Field effect transistors and various sensors, mostly utilizing low pressure chemical vapor deposition(LPCVD) based on a high temperature process (500℃~900℃). Our study shows that silicon nanowires can also been grown at low temperature such as 400℃ by using a plasma enhanced chemical vapor deposition(PECVD). Such a low temperature approach can alleviate a thermal budget burden of device fabrication. In addition, according to our study, Silicon nanowire density depends on the SiO2 thickness on the Si substrate. The highest dense nanowire growth result is obtained at the critical SiO2 thickness. The SiO2 layer is formed by thermal oxidation using rapid thermal process system ( RTP ) and Furnace 3nm films of Au as catalysts is evaporated by thermal evaporator and annealed for 5 min at 600℃ using the RTP. Correlation of Thickness of SiO2 layer and Nanowire density is confirmed by using elipsometry and high resolution transmission electron microscopy ( HR-TEM ). After annealing, roughness of Au film is increased and composition of Au layer as catalyst is varied to the Si rich Au phase. But nanowire density is more dependent on the thickness of thermal oxide. There is a difference in the density of SiNW according to the existence of thermal oxide layer. As a result, Si-rich Au catalyst have more catalytic effects than VLS growth from the Au film. These facts are crucial to mass production in semiconductor industry. In conventional Vapor-Liquid-Solid nanowire growth, Thickness effect of SiO2 layer and Annealing effect of Au films is important to nanowire density.
- URI
- https://repository.hanyang.ac.kr/handle/20.500.11754/149428http://hanyang.dcollection.net/common/orgView/200000406676
- Appears in Collections:
- GRADUATE SCHOOL[S](대학원) > DEPARTMENT OF FINE CHEMICAL ENGINEERING(정밀화학공학과) > Theses (Master)
- Files in This Item:
There are no files associated with this item.
- Export
- RIS (EndNote)
- XLS (Excel)
- XML