니켈실리사이드 나노입자를 이용한 비휘발성 메모리 소자의 제작 및 특성연구

Abstract

최근 반도체 메모리소자 중에서 플래시(flash) 메모리는 휴대폰, 카메라, MP3, PDA와 같은 휴대기기의 출현으로 지난 몇 년간 급성장 하셨다. 현재 상용화 되고 있는 NAND형 플래시 메모리는 집적도면에서 2기가비트급이며 program/erase 시간이 수십 μsec로 느리고 10 ~ 20V 의 높은 공급 전압에서 동작하는 특성을 나타내고 있다. 그러나 차세대의 휴대형 디지털 기기에서 저장장치는 그 어느 때보다 매우 큰 저장용량, 높은 성능, 저 소비전력, 보다 작은 크기, 낮은 시스템 비용을 요구한다. 이와 같이 기존의 플래시 메모리의 한계를 극복하고 고집도, 고성능의 플래시 메모리를 개발하기 위해 PRAM, NFGM, PoRAM, ReRAM 등이 연구되고 있다. 본 논문에서는 NFGM(nano floating gate memory)에 관련하여 NiSi₂를 이용한 플로팅 게이트(floating gate)의 가능성에 대하여 실험 하였다. RTA(rapid thermal annealing)를 통한 자가 정렬(self-assembled)된 NiSi₂nanocrystals를 형성하고 전기적 특성을 관찰 하였다. 첫 번째로, 두께별로 NiSi₂박막을 증착하고 RTA를 이용하여 시간별로 nanocrystals이 형성되는 형태를 SEM과 AFM을 통해 확인하였다. 두 번째는 이와 같이 형성된 nanocrystals를 이용한 소자와 nanocrystals이 형성되지 않은 소자의 capacitance를 측정 하였다. 또한 전하를 축적(program) 혹은 방전(erase)을 통해 트랜지스터의 문턱전압(threshold voltage) 변화를 메모리 동작원리로 적용하여 측정 하였다. 그리고 축전된 전하의 retention time를 알아보기 위해 소자에 stress(열)를 인가하여 시간에 따른 capacitance의 값과 문턱 전압의 변화를 측정 하였다. 본 실험을 통하여 RTA를 이용한 nanocrytals 형성이 가능하며 플래시 메모리의 플로팅 게이트에 응용이 가능함을 확인하였다. RTA를 통한 nanocyrtals 형성의 장, 단점에 대해서 이해하고 이를 바탕으로 소자 구조 개선과 소자 특성 향상에 대해 어떠한 연구를 해야 할지 짚어 보았다.; Recently, memory-cell structure using discrete traps as the charge storage media has received much attention as the promising candidate to replace conventional dynamic random access memory or flash memory for future high speed and low power consuming memory devices. Nickel silicide is considered to be one of the most suitable materials for deep submicron, self-aligned silicide (salicide) applications because nickel silicide films have lower morphological. In this study, we investigated the charge capacitance of NiSi₂nanocrystals embedded in SiO₂layers. The NiSi₂films with thickness of few nanometers(3nm, 4nm) were deposited onto Si substrate using RF sputtering. They were subjected to rapid thermal annealing (RTA) for various time durations (from 180sec. to 300sec. by 60sec. increasement) at temperatures of 800 ℃ in N₂ambient. We fabricated the doping of source and drain electrodes using phosphorous solid-phase by thermal diffusion. The morphologies of the NiSi₂nanocrystals were characterized by the scanning electron microscope(SEM) and the atomic force microscope(AFM). The capacitance-voltage(C-V) measurements were performed to study the electron charging and the discharging effects of the NiSi₂nanocrystals embedded in SiO₂. We have demonstrated the electron charging and discharging effects of NiSi₂nanocrystals embedded in the SiO₂layer with a mean size and aerial density of 18nm and 1X10＾(6)/㎠, respectively. We observed the outstanding flat band voltage shift about 2V while voltage sweep from-5V to +5V. And The most significant features of this device at room temperature were its use of 4V (for write/read/erase), large threshold-voltage shifts (about 3V) with the source-drain bias at 0.5V. When higher gate voltage was applied, the threshold-voltage hysteresis was increased significantly. The implementation of the present structure is compatible to the current manufacturing technologies of semiconductor industry.