SONOS 메모리의 동작 및 신뢰성 평가를 위한 주변회로 설계

Abstract

본 논문에서는 SONOS (polySilicon-Oxide-Nitride-Oxide-Semi- conductor) 플래시(flash) EEPROM 셀 (cell)의 동작 검증과 신뢰성 테스트를 위한 주변회롤 설계하였다. 셀 배열 구조를 제외한 주변회로를 설계하여 차후 개발 될 SONOS 플래시 메모리 셀을 칩 단위로 연결하여 테스트 가능하도록 설계하였다. 일반적인 플래시 메모리는 부유 게이트 (Floating Gate)형 플래시 메모리로써 제조 공정이 복잡하고 Inter-Poly dielectric의 산포가 셀 특성의 산포 불량 문제를 유발하며, 부유 게이트와 제어 게이트(Control Gate) 2개의 게이트를 사용함에 따라 CMOS 로직(Logic) 소자와 복합 칩 구현이 어렵고 scale down에 한계를 가지고 있다. SONOS 플래시 메모리는 이런 부유 게이트형 플래시 메모리 소자의 고집적화의 한계를 극복하기 위한 비휘발성 메모리 셀로써, 질화막에 전하를 저장하는 기억 소자이다. 따라서 공정이 단순하고 일반 CMOS 로직 공정과 수직 구조가 같아 복합칩의 구현 및 소자의 고 집적화에 용이하여 차기 비휘발성 메모리로 주목받고 있다. 개발된 SONOS 플래시 메모리 셀의 플래시 메모리로써 동작 확인을 위한 읽기 (Read), 쓰기 (Program), 소거 (Erase), 초기화 (Reset) 동작과 셀의 특성을 테스트 할 수 있는 4가지 동작이 가능한 회로를 설계하였다. 플래시 메모리가 동작을 수행하기 위해 필요한 전압이 각 동작마다 다른데 각각의 전압을 외부에서 공급받지 않고 내부적으로 만들어 사용하기 위한 전하 펌프 (Charge Pump)를 설계하였다. 최대 18V까지 발생 가능한 전하 펌프에서 원하는 전압을 검출하는 전압 레벨 검출기 (Voltage Level Detector)를 설계하였다. 추가로 제어 로직 (Control Logic), 디코더 (Decoder), 감지 증폭기 (Sense Amplifier), 오실레이터(Oscillator)를 구성하여 전체 블록 (Block)을 구성하였다. 설계된 테스트 주변회로를 0.35um HV EEPROM 공정을 이용하여 모의 실험하였으며, NAND형 플래시 메모리를 동작에 맞게 읽기/쓰기 동작은 1비트 단위로 수행하고, 소거 동작은 64비트 전체 셀을 동시에 소거 가능한 조건을 만족함을 보였다.; The technology of flash memory using floating gate has drawbacks, the process complexity and difficulties in scalability. The formal problem has a weak point as system on a chip device solution, the rather problem has a weak point in memory technology. In this paper, it is designed the peripheral circuit that is for SONOS (polySilicon- Oxide - Nitride - Oxide - Semi-conductor) flash EEPROM cell operation verification and reliability test. And it is designed the peripheral circuit that be able to test by connecting chip what is the SONOS flash memory cell that will be developed in future, except cell array structure. General flash memory is floating gate flash memory, and fabrication process is complicate, Inter-Poly dielectric scattering is caused inferiority problem of scattering in the cell, it is difficult transcription the CMOS logic and realization of complex chip by using two gates, floating gate and control gate. Furthermore it is limited in scaling down. SONOS flash memory is non-volatile memory cell to overcome a high density limit of floating gate flash memory, and it is memory device that store the electron in Nitride. Consequently the process is simple, and it is good in realization of complex chip and high density of device because of the same vertical logic with general CMOS logic process. So it is remarkable as the next non-volatile memory. Designed SONOS flash memory cell is the flash memory for check operation of read, program, erase, reset, those are about the specificity of cell, and it can test these four operations. The voltage that needed for conducting the operation of flash memory, is different in each operation, It is designed the charge pump internally, so it doesn't need to be supplied the voltage from external. In the charge pump that can make maximum 18Volt, voltage level detector that detects the voltage to need, is designed. The whole Block is composed by adding the control logic, decoder, sense amplifier, oscillator. Designed test peripheral circuit is simulated with 0.35um HV EEPROM process, and read/write operation conducts in 1 bit like NAND flash memory, finally it shows that erase operation conducts erasing 64bits, whole cells simultaneously