비트라인 네거티브 전압 스트레스를 이용한 메모리 셀 간의 Crosstalk 고장의 진단 및 테스트 방법

Abstract

본 논문은 DSM 공정의 발달로 디바이스의 크기가 줄어들면서 메모리의 집적도는 증가하여 메모리의 셀 간의 거리는 빠르게 감소하고 있다. 좁아진 간격으로 인해 메모리셀 간에 셀 커플링 커패시터(Cell Coupling Capacitor, C_(CCP))라고 불리는 커패시턴스 성분이 증가하여 크로스토크(Crosstalk)의 원인이 된다. 또한 동작속도가 빨라지면 영향력이 더욱 커지게 된다. C_(CCP)의 크기가 셀에 저장된 값을 변화시키지 않는 범위일 경우에 일반적인 테스트 패턴을 이용해서는 검출이 불가능하며 복잡한 조건의 스트레스를 가해서 테스트해야만 한다. 검출되지 않은 C_(CCP)는 간헐적인 고장의 원인이 되지만, 복잡한 테스트 환경으로 인한 비용증가로 때로는 거부되기도 하였다. 이 논문에서는 C_(CCP)에 대한 문제점을 분석하고, 비트라인을 통해 네거티브 전압의 스트레스를 가하여 잠재적인 고장의 원인이 되는 C_(CCP)의 테스트하는 방법을 제안하였다. 또한 네거티브 전압과 C_(CCP)의 크기가 일정한 관계를 보임을 이용하여 수에서 수십 fF의 크기를 갖는 커플링 커패시터의 진단방법으로 사용이 가능함을 시뮬레이션을 통해서 검증하였다.; The distance between memory cells is rapidly decreasing with increasing memory density and decreasing technology geometry. As a result of the narrower distance, the capacitance between cells, which is referred to as cell coupling capacitor (C_(CCP)), is increasing and behaves as the source of crosstalks. The crosstalk is additionally aggravated with increasing operational speeds. When the size of C_(CCP) is marginal, it is not detected by normal patterns but appear only when various stresses are accumulated. When they are not detected in an early stage, it becomes the source of intermittent failures and makes unreliable products. The effort of creating a complex test environment is sometimes rejected at the expense of higher PPM (parts per million). In this study, a negative voltage is applied to a bit-line to test and diagnose the issues from marginal C_(CCP). The level of negative voltage is correlated to C_(CCP) sizes, which implies that the proposed method can be used to diagnose the potential issues due to coupling capacitors. The simulation results showed that the negative stress voltage can screen the cell coupling capacitors from a few fFs to the tens of fF in an experimental circuit.