게이트 산화막 전처리 효과에 따른 MOSFET device의 전기적 특성에 관한 연구

Abstract

CMOS 소자의 집적도가 증가함에 따라 기존의 SiO₂구조의 stack은 더 이상 사용이 불가능하리라고 예상됨에 따라 기존의 SiO₂ 게이트 산화물을 고유전 재료로 대체하고자 하는 연구가 진행되고 있다. 그 주된 이유는, 얇은(<2nm) 산화막의 경우 direct tunneling current에 의해 높은 누설전류를 나타내고 두께가 얇아질수록 기하급수적으로 증가하기 때문이다. 때문에 SiO₂를 대체하기 위한 고유전체는 낮은 누설전류를 갖는 것이 무엇보다 중요하다. 현재 가장 활발히 연구되고 있는 고유전 물질 중 하나는 유전상수 > 20, bandgap > 5eV, barrier height > 1.5eV 등의 특성을 가지고 있는 HfO₂이다. 고유전 물질 중에 대표적인 물질인 HfO₂는 실리콘 기판과 HfO₂ 사이에 계면층이 형성됨에 따라 낮은 정전 용량을 갖게 된다. 이로 인하여 높은 capacitance equivalent thickness (CET) 값을 갖게 된다. 또한 누설전류가 다소 높고 채널의 이동도가 낮다는 단점을 가지고 있다. 이러한 단점을 개선하는 방법 중 하나로 HfO₂박막을 증착하기 전, 실리콘 계면에 전처리를 하여 박막의 전기적 특성을 향상 시키는 방법이 있다. KCN 전처리의 경우 CN-bonding을 형성시키는데 이는 Si과의 결합력이 HF처리시 생기는 Si-H의 결합보다 약 1eV정도 높기 때문에 HfO₂ 증착 시 나타나는 계면층 증가현상과 계면준위의 발생을 억제시키기 위한 전처리 방법으로 알려져 있다. 이에 전처리 된 시편을 제작 하였고, 전처리를 하지 않은 표준 시편을 제작하여 전처리 및 유무에 따른 HfO₂의 전기적 특성을 비교 분석 하였다. 본 연구는 이를 위해HfO₂ 박막을Atomic layer deposition (ALD) 방법으로 증착하였으며, Tetrakisethylmethylamino-hafnium (TEMAH) 소스가스를 이용하였고 산화제는 D₂O를 이용하였다. 최적의 ALD-HfO₂ 박막 증착을 위하여 dielectric improve annealing (DIA) 및 RTA실시하였으며, 이로 인한 박막의 계면 특성을 향상 시켰다. C-V와 I-V의 결과를 통하여 박막의 전기적 특성을 평가한 결과, 전압 증가에 따른 누설전류 변화의 양상이 KCN과 SiO₂의 경우가 유사 하게 나타났고, 그리고, 1 V @ V_(g)-V_(FB) 값을 비교하였을 때, KCN의 경우가 1.9 X 10^(-4) A/㎠으로 가장 우수하게 나타났다. 아울러 고유전 물질인 HfO₂ 박막과 금속전극인 Mo 게이트를 적용하여 트랜지스터를 제작 하였으며, channel 지역에 각각 SiO₂ 와 KCN처리를 하여 박막의 전기적 특성을 분석한 결과 게이트 전압이 일 때, 문턱 전압이 이었고, 전계효과 이동도는 전처리 하지 않은 device의 경우 40㎠/ Vs를 나타내었으며, KCN 전처리를 시행하였을 경우 50㎠/ Vs로 향상 되었다.; High - k dielectric films have been studied as replacement as for the SiO₂ in the feature CMOS devices.2 Various high k materials, such as HfO₂, ZrO₂, Ta₂O5, Y₂O3, TiO₂ and their related silicates have been considered as a SiO₂ replacement.³ In a case of, Hafnium oxide is suited to the most compatible high-k material with conventional complementary metal oxide semicond- uctor (CMOS) process technology. Because HfO₂ films have many properties for alternate gate dielectric, such as high dielectric constant (k=18~25), relatively large band gap (5.68eV), and high heat of formation (271 kcal/mol).^(13) However, it is well known that the interfacial layer of HfO₂/Si seriously affects the electrical properties of HfO₂ such as EOT and interfacial charges.⁴ In order to solve this matter, we investigated the effect of surface pre-treatment of silicon substrate by cyanide (KCN) before HfO₂ film deposition on the electrical properties of dielectric films.^(14-16) The KCN treatment helped in achieving reduces EOT as well as effectively passivates interface states at Si/SiO₂ interface by the reaction of CN- ions with interface states to form Si-CN bonds. Leakage current and capacitance-voltage effects depended on the hafnium /silicon ratio and on the oxide/silicon interface quality.^(15) Also SiO₂ pre-treatment has done for compare with KCN tretmented and non treatmented samples Additionally, For the device, KCN SiO₂ treatment has done before 50A thick HfO₂ film deposition as gate dielectric. Current density-voltage (J-V), capacitance-voltage(C-V) and atom force microscope(AFM) were carried out. In conclusion, KCN treatment has higher capacitance than SiO₂ , non-treated samples, and leakage current is lower than other samples. Moreover KCN effects improve mobility and on/off ratio(40㎠/Vs→50㎠/Vs, 10⁴→10^(5))