504 0

반도체 웨이퍼 결함패턴 인식을 위한 다단계 ART1 알고리즘

Title
반도체 웨이퍼 결함패턴 인식을 위한 다단계 ART1 알고리즘
Other Titles
A Multi-Step ART1 Algorithm for Recognizing Defect Patterns of the Semiconductor Wafers
Author
김성희
Alternative Author(s)
Kim, Sung-Hee
Advisor(s)
최경현
Issue Date
2008-02
Publisher
한양대학교
Degree
Master
Abstract
반도체 산업에서 높은 수율의 확보는 경쟁우위를 점하기 위한 필수 조건이다. 하지만 정교하고 기술집약적인 반도체 산업에서 높은 수율의 확보는 쉬운 일이 아니다. 길고 복잡한 제조공정과정에서 미세한 불량이라도 발생한다면 수율에 치명적인 영향을 미친다. 하지만 반도체 웨이퍼의 결함패턴에 따라서 불량이 발생한 공정을 추측할 수 있으므로 웨이퍼의 결함패턴을 정확하게 인식한다면 원인 공정을 찾아서 신속한 대응이 가능하다. 따라서 본 논문에서는 반도체 웨이퍼 결함패턴을 정확하게 인식하는데 그 목적이 있다. 그러기 위해서 패턴 인식의 한 방법론인 신경망 알고리즘 중 클러스터링에 효과적인 ART1을 이용한 다단계 ART1 알고리즘을 제안한다. 다단계 ART1 알고리즘은 다음 4가지로 구성하였다. 첫째는 결함패턴간의 유사성의 척도인 유사도 방법을 새롭게 제안한 새로운 유사도 계산방법, 둘째는 단계적으로 특정 패턴을 인식하기 위한 모듈생성, 셋째는 해상도를 이용한 데이터 전처리, 넷째는 결함패턴의 유사성이 높아 분류가 어려운 패턴들을 확대하여 패턴이 명확하게 드러나는 결함패턴 줌 전략이다. 다단계 ART1 알고리즘의 성능 평가를 위해서 통계모델을 적용하여 생성한 4가지 타입인 랜덤, 원형, 곡선, 타원형 패턴을 가지고 실험하였고 각각의 패턴들은 99% 이상의 좋은 결과를 가져왔다. 다단계 ART1 알고리즘은 타입의 수가 늘어남에 따라 모듈의 수를 확장하여 더 많은 패턴을 인식할 수 있는 장점이 있다. 따라서 실제현장에서 발생하는 결함패턴 데이터를 적용하여 알고리즘을 발전시킨다면 높은 수율의 확보에 기여할 것으로 기대된다.; In the semiconductor industry, the yield management is an essential issue to gain the advantage for a competition. However, in the sophisticated and technology-intensive semiconductor industry, it is not easy to maintain the high yield process. Since each defect pattern of semiconductor wafers is matched with some specified processes in semiconductor manufacturing processes, if the defect patterns are recognized more accurately then the corresponding processes are able to be fixed as needed. In this thesis, we focus on recognizing semiconductor defect patterns accurately, and to do this we propose a multi-step ART1 algorithm that uses the existing ART1 as the basic method combining with some implementation schemes. The proposed algorithm consists of a new method of calculating the similarity based on the run-length encoding technique and a data preprocessing scheme using resolution as well as a defect pattern zooming strategy to clarify by magnifying the patterns that have high affinities. To evaluate the algorithm, the algorithm has been tested on the 4 types of wafer defect patterns such as random, ring, curvilinear and ellipsoid patterns generated by using some statistical models that incorporated with defect patterns occurred in the real fields. The computational test results show us that the proposed method guarantee over 99% of accuracy overall the test data sets. Also, we can see that the algorithm is easy to implement and quite robust on the defect pattern types with the low computational costs.-
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/147470http://hanyang.dcollection.net/common/orgView/200000408560
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > INDUSTRIAL ENGINEERING(산업공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE