문턱 전압 편차에 둔감한 아날로그 버퍼를 내장한 LTPS-TFT Panel 설계

Abstract

저온 poly-Si를 이용한 TFT-LCD 패널은 a-Si과 비교할 때 낮은 문 턱 전압과 높은 이동도를 가지고 있기 때문에 게이트 드라이버 및 소스 드라이버, 타이밍 컨트롤러, DC-DC 변압기 등의 디스플레이 구 동회로들을 패널에 내장할 수 있다. 그러나 저온 poly-Si TFT는 전기 적인 특성의 변화가 심하기 때문에 고속 동작을 요구하는 디지털 회 로나 아날로그 회로의 설계가 어렵다. 본 논문에서는 제안된 시프트 레지스터와 아날로그 버퍼를 이용하 여 저온 poly-Si TFT-LCD 패널을 설계하였다. 제안한 시프트 레지스터 는 디바이더와 D-F/F, NAND 게이트로 구성되어 있으며 저온 poly-Si TFT의 전기적인 특성이 변하여도 정상적인 동작을 하도록 설계되었 다. 제안한 시프트 레지스터는 HSPICE 모의 실험을 통하여 문턱 전 압과 이동도가 각각 ±0.5 V, ±20 % 가 변하여도 정상적으로 동작함 을 검증하였다. 제안한 2-stage 아날로그 버퍼는 P-type 전류원간의 부정합을 전류 샘플링 방식으로 보상하는 구조로 되어 있으며 차동 입력 증폭기 간 의 부정합은 auto-zeroing 오프셋 보상 방식으로 극복하는 구조로 되 어있다. HSPICE를 이용한 모의 실험 결과 P-type 전류원과 차동 입력 증폭기 간의 문턱 전압 차이를 각각 ±0.5 V를 주었을 경우와 그렇지 않은 경우의 최대 전압 오차는 3 mV 이하로 나오는 것을 확인 하였 고 입력 전압과의 절대적인 오차는 10 mV 이하로 나오는 것을 확인 하였다.; Display driving circuits such as gate driver, source driver, timing controller, and DC-DC converter can be integrated in the low temperature polycrystalline silicon (LTPS) thin-film transistor (TFT) liquid crystal display (LCD) panel, because LTPS TFT has low threshold voltage and high mobility compared with amorphous silicon (a-Si) TFT. However, it is difficult to design the high speed digital circuits and analog circuits due to the variation of the electrical characteristics of LTPS TFT. In this thesis, LTPS TFT-LCD panel with proposed shift register and analog buffer is designed for 2-inch qVGA 8-bit resolution. The proposed shift register which consists of divider, D-F/Fs, and NAND gates can operate accurately even if electrical characteristics of LTPS TFT become poor. Simulation results for proposed shift register by HSPICE shows that proposed shift register operates at 5.6 MHz speed when variation of threshold voltage and mobility are ±0.5 V and ±20 %, respectively. The proposed two-stage analog buffer with self-compensated P-type current source loads can suppress the offset voltage generated by the mismatch of the current loads and input differential pair. Simulation results for proposed two-stage analog buffer with self-compensated P-type current source loads by HSPICE shows that absolute error of the proposed two-stage analog buffer is less than 10 mV when variation of threshold voltage and mobility are ±0.5 V and ±20 %, respectively.