TFT-LCD 구동을 위한 저전력 고속 아날로그 소스 드라이버 설계

Abstract

최근 디스플레이 시장에서는 수십 인치의 크기를 갖는 LCD(Liquid Crystal Display) TV와 같은 대면적 고해상도 TFT-LCD(Thin Film Transistor-LCD) 패널의 수요가 꾸준히 증가하고 있다. 이러한 대면적 고해상도 TFT-LCD의 구동을 위해서는 낮은 소비전력을 가지면서 고속으로 동작할 수 있는 소스 드라이버(source driver)가 필요하게 된다. 본 논문에서는 전력소모를 작게 하면서도 고속으로 동작할 수 있는 대면적 고해상도 패널의 소스 드라이버를 위하여 작은 정상 상태 전류(quiescent current)에서도 높은 슬루율(slew-rate)를 가지는 연산증폭기(operational amplifier)를 제안하고 설계하였다. 현재 TFT-LCD의 구동을 위한 연산증폭기는 2단 레일 투 레일(rail-to-rail) 폴디드 캐스코드(folded-cascode) 연산증폭기를 널리 사용하고 있다. TFT-LCD 패널이 대형화 또는 고해상도화 되면서 큰 저항성(resistive) 부하와 용량성 (capacitive) 부하를 라인 구동 시간(line time) 안에 구동해야 하기 때문에 큰 슬루율이 요구되며, 10-bit 이상의 많은 계조(grayscale)를 표현하기 위해서는 연산증폭기의 이득 에러(gain error)가 작아야 하는데, 이를 위해서는 큰 전압이득이 요구된다. 이러한 큰 전압이득과 슬루율을 만족하기에 가장 좋은 구조가 2단 폴디드 캐스코드 구조의 연산증폭기인데, 이러한 연산증폭기를 출력 버퍼로 사용하기 위해서는 디지털 화소 데이터를 아날로그 전압으로 바꾸어 주는 디지털-아날로그 변환기(digital-analog converter; DAC) 의 넓은 전압출력 범위를 모두 입력해야 하기 때문에 p-channel 트랜지스터와 n-channel 트랜지스터의 입력을 모두 받을 수 있는 레일 투 레일 방식으로 사용하고 있다. 일반적으로 주파수 보상을 사용하는 2단 연산증폭기의 슬루율은 입력 바이어스 전류와 보상 캐패시터(capacitor)의 비로 표현할 수 있다. 따라서 슬루율을 크게 하기 위해서는 정상상태의 전류가 증가해야 한다는 단점을 안고 있다. 따라서 본 논문에서는 동적 전류 바이어싱(dynamic current biasing) 방법을 새롭게 제안하였다. 이는 정상 상태(steady-state)에서는 작은 전류를 사용하면서도, 슬루가 일어나는 구간(slewing period)을 정확히 감지하여 이 시점에서만 동적 전류(dynamic current)를 순간적으로 크게 증가시켜줌으로써 슬루율을 증가시키는 방법으로써 정적 전력소모의 증가 없이 슬루율을 증가시킬 수 있다는 장점을 가지고 있다. 이러한 제안된 동적 전류 바이어싱 방법은 슬루 구간을 감지하는 회로가 트랜지스터의 크기 비에 의해 구성되기 때문에 공정, 공급전압, 온도의 변화(process, voltage, temperature variation; PVT variation)의 영향에 둔감하고, 기존의 연산증폭기에 간단한 회로의 추가만으로 구현할 수 있으며, 어떠한 구조의 연산증폭기에도 쉽게 적용할 수 있는 장점 또한 가진다. 제안된 방법은 기존에 TFT-LCD 구동용으로 많이 쓰이고 있던 2단 레일투 레일(rail-to-rail) 폴디드 캐스코드 연산증폭기를 응용하여 설계하였으며, 회로의 검증은 Hspice 모의실험으로 검증하고, 실제 칩을 제작하고 측정함으로써 확인하였다. 측정은 같은 칩 위에 구현된 기존의 2단 폴디드 캐스코드 연산증폭기와 동적 전류 바이어싱 기법을 사용한 연산증폭기에 대하여 비교하는 방식으로 진행 하였다. 0.35μm CMOS 공정을 이용하여 제작된 회로의 측정결과 200pF의 용량성 부하에 대한 step-response의 측정에서 기존의 연산증폭기의 슬루율은 0.8V/μsec였으나, 제안된 방법에서는 8V/μsec로 약 10배의 슬루율 향상을 보였다. 또한 30-inch TFT-LCD 패널을 모델링하여 총 20KΩ의 저항성 부하와 200pF의 용량성 부하에 대한 step-response에서의 정착 시간(settling time)의 측정을 했을 때, 기존의 연산증폭기는 25μsec이 넘는 정착 시간을 나타내었으나, 제안된 회로는 파형의 상승시(rising) 7.8μsec 그리고 하강시(falling) 7.2μsec의 정착 시간을 나타내기 때문에 고속 동작에 적합함을 알 수 있다. 반면에 기존의 연산증폭기와 제안된 연산증폭기의 정상 상태 전류의 비교에서는 기존의 방법이 4.5-6μA 그리고 제안된 방법이 5-6.5μA를 보여 추가적인 많은 전류의 소모 없이도 속도가 크게 향상된 것을 확인할 수 있다.; As TFT-LCD panel becomes larger with its higher resolution, the design of analog column driver becomes far more challenging due to the heavy capacitive and resistive loading of column lines in panel. Analog column driver is usually implemented using operational amplifier(OPAMP) based unity-gain buffer. The settling time of column line driving is determined by the slew-rate and small signal bandwidth of the OPAMP, among which is the slew-rate is the dominant factor. The slew-rate of OPAMP, however, is limited by the bias current and therefore the power consumption has to be increased for higher slew-rate. This paper describes the design of high-speed and low-power analog source driver built with OPAMP for driving large resistive and capacitive load of TFT-LCD panel. To obtain large slew-rate without increasing quiescent current, dynamic current biasing scheme is developed. The dynamic current bias circuit operates as auxiliary current source and supplies or sinks large amount of current only when the OPAMP is slewing. Because the operation of the slewing detection circuit depends only on the size ratio of transistors, it shows stable operation for process, voltage, temperature(PVT) corners. And the developed scheme is very simple and can be applied to any kind of OPAMPs. The measurement result of implemented device with a 0.35μm CMOS process shows that the slew-rate is improved ten times greater than conventional source driver and for 20KΩ and 200pF data-line loading of 30-inch TFT-LCD panel, the settling time is 7.8μs and 7.2μs respectively for rising and falling while the quiescent current is only 5~6.5μA.