와이브로 시스템을 위한 상하향 모듈의 FPGA 설계 및 구현

Abstract

본 논문에서는 와이브로 시스템 기지국 RAS(Radio Access Station)의 채널카드와 원거리유닛(Remote Unit)간 디지털 IQ 인터페이스 중 하나인 중간주파수(Intermediate Frequency) 변환 및 맵핑 모듈(Up/Down Conversion and Mapping Module) 을 Virtex-5-110T 타깃 디바이스상에 FPGA 로 설계 구현하였다. UDCM 모듈은 크게 상향링크 하향링크 두 가지 패스로 크게 나뉘어 Bottom-up 방식으로 설계된다. 즉, 채널 카드에서 원거리유닛(중계기)으로 향하는 RAS Tx 패스인 하향링크 패스와 RU에서 채널 카드의 RAS Rx 패스에 속하는 상향링크 패스로 나뉠 수 있다. 하향링크 패스의 데이터 신호처리를 담당하는 하향변환모듈은 채널카드로부터 수신되는 15MHz IF 사용자 IQ 데이터를 기저대역으로 하향 변환 한 후, 8.75MHz OFDMA 채널 대역폭내의 잡음성분을 제거 하기 위해 디지털 저역통과 필터링을 수행한다. 필터를 통과한 10Msps 전송률의 샘플 신호는 IEEE 802.16 WiMAX UMTS(Universal Mobile Telecommuni-cation System) 표준을 지원하는 CPRI (Common Public Radio Interface) 광인터페이스 프레임 규격에 따라 레이트 매칭을 위한 맵핑(Mapping)이 수행되며 맵핑된 신호는 기지국 라디오장치(Radio Equipment)인 원거리유닛(RU)으로 전송되어 2개의 Tx/Rx 안테나를 통해 터미널과 송수신 프로세스가 완성된다. 상향링크 패스의 경우엔 이와는 반대로, 원거리유닛(RU)으로 부터 섹터 별, 채널 별로 전송되는 기저대역 신호를 상향변환모듈이 수신하여 FIFO 디맵핑(Demapping)을 적용시키며 채널 대역폭 내에서 저역통과 FIR(Finite Impulse Response) 구조를 사용하여 필터링 한 후 채널카드의 SerDes(Serializer Deserialier)입력으로 보내진다. 인터페이스상의 중요한 신호처리를 대표하는 양단의 디지털 필터를 설계할 시엔 주어진 샘플링 율에 최적화된 구현을 하는 것이 무엇보다 중요하다. 본 논문은 타깃 Virtex5 디바이스상의 전용 DSP48 (Digital Signal Processing) Slice Architecture 자원을 완벽히 활용할 수 있는 최적의 알고리즘을 적용하여 설계하였으며, Block RAM FIFO(First In First Out) 구조를 갖도록 (디)맵퍼를 설계함으로써 메모리 자원을 효율적으로 사용할 수 있다. 필터의 주파수 응답, 구조, 길이등과 같이 자원의 효율적 사용을 결정짓는 중요한 시스템 변수는 MATLAB 설계 툴을 통한 OFDMA 모의 실험 분석을 통해 사전에 결정되었다. UDCM 모듈 전체에 걸친 RTL(Register Transfer Level)에서의 타이밍 모의실험 및 동기신호 검증, 합성, PAR(Place And Route) 및 광선로를 이용한 RLCU 루프백(Loopback) 테스트등을 통해 요구되는 하드웨어의 구현 성능을 만족 시킬 수 있었다. 최종적으로 FPGA로 구현된 UDCM 모듈은 와이브로 기지국의 디지털 인터페이스를 제공하는 RLCU(RAS Local Converter Unit)보드 내에서 채널카드, RU(중계기)와 연동 테스트를 성공적으로 수행해 냄으로써 완성되었다.; In this thesis, we implement the UDCM(Up Down Conversion Module) in the WiBro base station RAS(Radio Access Station) system which provides important digital IF interface between a channel card and Radio Equipment(RE). There are many kinds of Interface among the RAS and RUs, which is OBSAI, CPRI, ATCA etc. We adopted the CPRI(Common Public Radio Interface) for the main interface which based on UMTS specification. The CPRI divides the base station into REC and RE for its convenience of operation. This interface module is implemented on a REC side FPGA (Field Programmable Gate Array). The UDCM performs an up and down conversion for the digital 15Mhz intermediate frequency, filters the spurious within channel band, provides the host interface and rate matching parts. As the UDCM optimized on the Virtex5-110T device environment it can save the dedicated DSP resource even lowers the product cost. First, its operation is verified by self test on the behavioral RTL level using Block RAM capturing logic. After UDCM attached to RLCU it connected with a channel card and a radio unit to capture the test result. Based on obtained test data we confirmed its specific performance. Finally, by achieving the whole process of synthesis, PAR(Place and Route), MAP and PROM file generation we completed UDCM FPGA module in the WiBro RAS.