Design of Two-bit/Cell NAND Charge-Trap Flash Memory Devices by Utilizing Separated Control Gate

Abstract

비휘발성 메모리의 고집적을 위해서 분리된 제어 게이트를 이용하여 ONO 적층 유전막에 전하를 트랩하는 새로운 구조의 2-bit/Cell를 갖는 Charge-Trap형 메모리 소자를 설계하였다. 제안한 SCG-CTF 메모리 소자는 전하 트랩의 분포를 제어할 수 있 고 전하의 트랩 영역을 나누어 형성하기 때문에 데이터의 용량을 증진 시킬 수 있다. 공정과정은 기존의 상용화된 공정 시뮬레이터 TSUPREM -4를 이용하여 검증하였다. 제안한 SCG-CTF 메모리 소자는 전하 트랩 질화막 각각을 분리된 게이트로 제어함으로써 트랩 전하의 저장 영역을 2영역으로 나누어 분포시켜 소자의 집적도를 향상시킨다. 또한 제안한 소자의 읽기동작 시 2-bit 단일 소자의 읽기 시간보다 짧은 시간이 소요 됨으로 소자의 속도 향상에도 우수한 성능을 보인다. 기존의 메모리 소자가 요구하는 성능을 만족시키면서 대용량을 처리 할 수 있는 소자를 제안하기 위해서 SCG-CTF 메모리 소자는 최적화 되었다. 게이트 유전막의 적층 구성과 프로그램 전압이 프로그램 속도에 미치는 영향을 알아보기 위해서 트랩 전하의 전이 특성에 대한 분석 모 델을 도입하였다. 기존의 상용화된 시뮬레이터 MEDICI를 이용하여 제안 한 소자의 특성을 시뮬레이션 하기 위하여 전하 트랩 질화막 내에 트랩 작용소로 간주되는 작은 부유 게이트를 위치시키는 방법을 도입하였다. 제안한 소자를 검증하기 위해 열전자 주입과 Fowler-Nordheim 터널링 을 이용하는 프로그램과 열정공 주입을 이용하는 소거 동작 그리고 multi-level 읽기 동작의 특성이 평가되었다. 제안한 구조의 SCG-CTF 메모리 소자는 차세대 비휘발성 실리콘 메모리 응용에 적용될 수 있을 것이다.; Unique two-bit/cell CTFs with ONOs utilizing a separated control gate were designed to increase further nonvolatile memory densities. This device so called Separated Control Gate CTFs (SCG-CTFs) can control the trapped charge distribution and form to separate of trapped region, so that data bit per cell could be increased. Device process was verified by using a conventional process simulator TSUPREM-4. The narrow charge distribution in the proposed two-bit/cell SCG-CTF memory cell was achieved due to the separation of the storage nitride layer. And proposed device was designed to increase reading speed using single level sensing method. To scale the novel SCG-CTF devices while maintaining the required specification, the design of SCG-CTF devices have been optimized for overall cell performance and long-term retention. An analytical model for the transient characteristics that examines the influence of the dielectric composition and programming voltage on programming speed has been developed. The floating nodes were added in the nitride layer acting as a trap sites to simulate the proposed device characteristics by using a conventional device simulator MEDICI. The FN tunneling program and erase, and the reverse mode read scheme characteristics were estimated to verify novel two-bit/cell SCG-CTF memory. The proposed unique two-bit/cell CTF memories can be used in the next generation NVM applications.