PIM(Processor In Memory) 기반의 에러검출 연산 방식을 이용한 고성능 네트워크 프로세서 구현방안 연구

Abstract

최근 네트워크 속도의 폭발적인 증가로 통신 프로토콜 처리에 대한 프로세서의 부담이 증가하게 되었다. 이와 같은 문제를 해결하기 위해 프로세서의 처리 부담을 줄이기 위해 여러 분야로 연구가 진행되고 있다. 대표적인 예로 TCP/IP 프로토콜 처리의 약 30%를 차지하는 에러검출 연산에 대한 오버헤드를 줄이기 위하여 에러검출 연산 전용 하드웨어인 COE (Checksum Offload Engine)가 있다. 본 논문에서는 다양한 네트워크 프로세서(NP, Network Processor)에 적용된 COE에 대해서 분석 하였으며, 기존 COE에서 에러검출 연산을 위해 데이터 복사, 연산 지연 시간 등의 새로운 성능 병목 현상이 있음을 알게 되었다. 그리하여, 본 논문에서는 PIM(Processor-In-Memory) 기반의 에러검출 연산 엔진을 제안함으로써 위와 같은 성능 병목 현상을 최소화 하였으며, 시뮬레이션을 통해 기존 COE를 적용한 네트워크 프로세서의 성능에 비해 약 35%~50%의 성능 향상 효과를 입증하였다.; Due to the explosive expansion in the recent network speed, the load of process toward the treatment of communication protocol has been increasing. The research has been in hand to solve such a problem to reduce the load of processor. COE can be a typical example to reduce the overhead of Error detection engine which consists of about 30 percent in the treatment of TCP/IP protocol, because COE is an hardware of error correction engine. In this paper, COE adapted to various Network processors was analyzed and a new performance bottleneck was found in order to operate error detection from the previous COE. the copy of data, the time of operation delay and so on. Thus, the performance bottleneck was minimized by suggestion of error detection engine based on PIM and 50%-35% of the performance efficiency was proved compared to the previous network processor adapted to the former COE by simulation.