1109 0

안정적인 신호와 높은 데이터 전송률을 위한 On-die termination의 교정

Title
안정적인 신호와 높은 데이터 전송률을 위한 On-die termination의 교정
Other Titles
Signal integrity and High data rate On-die termination의 Calibration
Author
최재웅
Alternative Author(s)
Choi, Jae-woong
Advisor(s)
곽계달
Issue Date
2008-08
Publisher
한양대학교
Degree
Master
Abstract
최근 CPU 및 주변 기기의 성능이 향상됨에 따라 주변 기기들도 이에 따른 성능향상이 요구된다. 메모리의 경우에도 DRAM내부뿐 아니라 다른 chip와 연결되는 interface부분 에서도 주변기기에 맞는 성능향상을 요구하고 있다. 속도 면에서 DRAM에서 요구되는 Data Rate이 DDR에서는 200~400 Mbps이었지만 DDR2에서는 400~800Mbps, DDR3에서는 800~1600 Mbps로 점점 빨라지고 있다. 이에 따라 상대적으로 저속인 DDR에서는 반사파의 영향을 고려해주지 않았지만 DDR2나 DDR3에서는 이러한 반사파의 영향을 고려하지 않을 수 없게 되었다. DRAM과 주변회로와의 신호 전달 과정 중 반사파에 의한 신호의 왜곡을 제거해 주기 위한 방법으로 Termination 저항을 이용하여 반사파를 효율적으로 제거해주는 방법이 제시된다. 이와 함께 점점 소형화 집적화 되어가는 반도체 chip에서 On-die termination 방법이 이용된다. 첫 번째로 기존에 있던 디지털 방식에 바탕을 두면서 간단한 calibration 블록을 추가로 덧붙여 좀 더 성능 향상을 보이는 디지털 방법을 먼저 제시한다. 두 번째로 고속동작에서의 CIO cap으로 인한 문제 (rising, falling time)를 줄여주고 Pull-Up, Pull-Down array에 대한 면적상의 이득을 보고 디지털 회로에서 생기는 quantization error를 줄일 수 있는 Analog ZQ calibration 방식을 제안하였다. 제안하는 Digital 방식은 기존 Digital 방식에 비해 ΔVM 의 평균오차를 40%가량 감소시켜주는 역할을 하였고, 제안하는 Analog방식은 quantization error는 ±α에서 0으로 향상되었고 CIO가 생성 될 수 있는 array의 개수도 5개에서 2개로 줄여주면서 chip area의 감소(register, hold detector 필요 없음)효과를 보았다.; Recently, as performance of CPU is improved, periphery devices also are required to improve. In case of Memory, not only external of DRAM but also interface which connected with other chip is required to improve for conforming periphery devices. Data Rate which is needed in DRAM, is 200~400Mbps in DDR. And it gets faster for 400~800Mbps in DDR2, 800~1600Mbps. So DDR2 or DDR3 has to be considered about influence of reflection although DDR doesn’t for its low speed. To get rid of signal distortion from reflection, termination resistor is one of solution which removes reflection efficiently. With termination resistor, On-die termination is used due to small sized and integrated chip First, it is suggested improved digital method with additional simple calibration block on conventional ZQ Calibration circuit. Next, Analog ZQ Calibration method is proposed to reduce the problem of CIO cap in high speed performance and to have benefit in density by removing Pull-Up/Pull-Down array. Proposed digital method has less 40% ΔVM error than conventional. Proposed analog method has 0 quantization error and number of array which induce CIO is reduced from five to two compared with conventional method. Furthermore it can have merit in chip area because this reduced number of array and there are no needs to register and hold detector.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/146038http://hanyang.dcollection.net/common/orgView/200000409956
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > INFORMATION DISPLAY ENGINEERING(정보디스플레이공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE