156 0

멀티프로세서의 파이프라인 수행과 통합 전력 측정 및 관리 플랫폼

Title
멀티프로세서의 파이프라인 수행과 통합 전력 측정 및 관리 플랫폼
Other Titles
A Unified Power Measurement and Management Platform for Pipelined MPSoC Execution
Author
구성관
Advisor(s)
정기석
Issue Date
2008-08
Publisher
한양대학교
Degree
Master
Abstract
여러 기능의 IP들이 하나의 시스템을 구성하며 하나의 반도체칩에 집 적되는 SoC (System-on-Chip) 설계가 일반화 되면서 이동형 PMP, PDA, 휴대전화, 카메라와 같이 고성능 저전력이 필요한 임베디드 시스템 에서 멀티프로세서 기반 시스템 SoC 설계 기술력이 핵심적 요소로 주목 을 받고 있다. 특히 저전력 시스템 설계를 위한 시스템 수준의 전력 관리 기술과 임베디드 멀티코어 S/W 연구는 향후 시장 경쟁력 확보를 위해 필 수 분야이다. ITRS 2003자료 의 경우 PDA에 요구되는 전력은 45nm technology 경우 100mW, 클럭 주파수 900Mhz을 전망하며 삼성 출처의 마켓 트랜 드(Market Trend) 또한 클럭 주파수 500Mhz 이상, 250mW이하의 파워 소비의 고성능 저전력 시스템 요구를 보여준다. 이를 위해 시스템/아키텍 쳐(system/architecture) 레벨의 소프트웨어 기법에서부터 회로/물리적 (circuit/physical) 레벨에 이르기 까지 다양한 방법의 저전력 기법 등을 소개 되어 지고 있다. 한편 효과적인 저전력 SoC 설계에 적용을 위해서 는 빠르고 정확한 파워 분석이 가능해야 하지만 기존 시뮬레이션 기반의 파워 분석 툴들의 경우 전체 칩에 대한 테스트 벡터 생성의 어려움과 게 이트 레벨의 시뮬레이션의 시간의 한계로 인해서 현실적인 한계가 있다. 따라서 본 연구는 SoC 설계에 다양한 저전력 기법들을 적용하고 빠르고 정확한 파워 절감 효과를 기대 분석할 수 있는 통합 플랫폼 환경 구축을 제안 한다. 현재의 MPSoC 설계에는 많은 PE(Processing Element)의 사용으로 특정 어플리케이션의 처리를 보다 빠르게 처리할 수 있게 되었다. 대표적으로 어플리케이션의 병렬성을 이용하여 여러 PE를 동시에 수행하는 병렬 처리 기술이 있다. 본 연구는 멀티프로세서 기반의 시스템에서 기존에 병렬 처리를 응용한 어플리케이션에 대해서 전력과 성능 면에서 고찰해보고 분석한다. 그리고 병렬처리의 한계와 효과적인 연산처리 유닛의 사용을 위해 멀티 코어 상에서의 파이프라인 실행 구조를 제안하고, 이 제안된 파이프라인의 효과에 대해 평가하고 시스템 레벨에서의 전력 관리의 효과를 증명한다. 파이프라인 수행 방식은 효과적 통합 전력 관리 플랫폼에서 검증을 하였으며 타겟 시스템의 성능과 전력 소비에 대한 분석 결과를 보고하고 있다.; As the number of cores and IPs in an MPSoC design increases very rapidly, power and performance issues have become the most crucial issue. For a power-aware MPSoC design, a unified power monitoring and management environment is very important for a faster design convergence. In this work, we try to overcome some of the limitations of existing power aware system-level approaches by building a real hardware with multiple processing elements on an FPGA device and measuring real power consumption. We also propose a very intelligent DFS power management scheme for pipelined JPEG execution to minimize both the average and the peak power consumption. All of our results have been verified by our power measurement platform. This pipelined JPEG execution with DFS turns out to be effective in reducing the average and peak power consumption. All the power consumption has been actually measured, and the measurement results strongly indicate that our propose technique is very efficient.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/145999http://hanyang.dcollection.net/common/orgView/200000409776
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > ELECTRONICS AND COMPUTER ENGINEERING(전자컴퓨터통신공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE