Signal Integrity 향상을 위한 ZQ Calibration 방법론

Abstract

메모리 분야의 고속화에 따라 여러 문제가 발생하고 있으며 반송파에 의한 Signal Integrity의 저하는 그 중의 하나이다. DDR2나 DDR3로 넘어오면서 Interface 상의 반송파를 제거하기 위한 termination 저항을 Die 위로 올린 ODT(On Die Termination)을 사용하게 되었다. 이러한 ODT(On Die Termination)가 정확한 termination 값을 가지게 할 뿐만 아니라 Impedance Matching이 되게 하여 Signal Integrity의 저하를 막는 기능을 하도록 하는 것이 ZQ Calibration 이다. 본 논문에서는 ZQ Calibration의 성능을 향상시키기 위한 연구를 하였다. Pull Up/Down 저항부에 들어가는 Active 저항과 Passive 저항의 비를 바꾸어 트랜지스터의 skew 조건 및 온도의 변화에 대하여 받는 영향이 어떻게 다른지 확인해 보았으며 Passive 저항의 비율이 높을수록 주변 환경의 영향에 안정적인 결과를 알 수 있었다. 하지만 칩 면적을 고려하여 Active 저항과 Passive 저항의 비를 적절히 설계하는 것이 중요함을 알 수 있었다. 또한 ZQ Calibration의 정확도를 향상시키기 위한 회로를 제안하였다. 추가적인 비교기를 사용하여 마지막 한 bit를 두 가지의 저항 중에 적당한 것으로 선택적으로 가져감으로서 주변 환경에 따라 더 정확한 저항값을 생성하도록 제안하였다. 비교기가 하나 더 추가되기는 하였으나 첫 번째 비교과정이 기존의 4bit에서 3bit로 줄어들어 카운터의 면적이 줄어들어 전체적으로 기존 ZQ Calibration 보다 적은 면적을 차지하게 된다. 제안하는 회로는 기존의 회로보다 △RZQ가 평균 31%정도 개선되었으며 △VM은 48.6%정도 개선되었다. 일반 CMOS 0.18μm 공정을 이용하여 각 소자조건과 온도를 변화시켜 HSPICE로 모의실험 하였다. 공급전압은 1.5V로 제안하는 회로는 레이아웃 후 DB제출을 하였으며 칩 테스트를 준비 중이다.; The Memory has many problem as it's speed gets faster. One of them is reflection which degrades signal integrity. In DDR2 or DDR3, ODT(On Die Termination) is used to terminate reflection of interface. It is ZQ Calibration that makes ODT(On Die Termination) have accurate termination impedance and impedance matching, so prevent to degrade signal integrity. In this paper, it is studied to improve efficiency of ZQ Calibration. It is simulated that the influence of transistor skew condition and temperature variation by changing ratio of active resistor and passive resistor. As passive resistor has more ratio, it is more stable against periphery influence. If density is considered, appropriate ratio trade-off of active resistor and passive resistor is needed. And this paper suppose the circuit to improve accuracy of ZQ Calibration. With additional comparator, last one bit is made to two selective resistor, so it can make more accurate impedance against periphery influence. Though one comparator is added, by counter changed from 4 bits to 3 bits, it occupy less area than conventional ZQ Calibration. Proposed circuit improve accuracy about 31% of △RZQ and 48.6% of △VM than conventional circuit. It is simulated with CMOS 0.18μm process and 1.5V supply voltage. Proposed circuit is done the layout and DB is submitted. This chip test is on preparing.