나노 플로팅 게이트 메모리 구조에서 컨트롤 산화막 단차에 따른 전하 트랩 특성

Abstract

본 논문은 기존의 메모리의 고집적 한계를 해결하기 위해 NFGM 소자 내에 두께가 상이한 컨트롤 절연막을 형성함으로써 기존 메모리의 2-bit의 구동 성능을 능가하는 멀티비트 메모리 구현의 가능성에 대해 제시하였다. 터널링 산화막 형성은 thermal oxidation 방식으로 공정 시간을 제어하여 5nm를 생성하였고, 저장 매체 기능의 플로팅 게이트는 자기조립 방식 (self-assambly method, SAM)으로 형성된 Au 나노입자를 사용하였다. 본 연구에서 핵심 기술인 컨트롤 절연막 형성은 ALD (Atomic Layer Deposition)방법으로 120nm 증착한 후에 건식 식각을 통하여 단차를 형성하였다. 식각 이후, HfO₂의 결함 제거를 위하여 RTA (Rapid thermal annealing)방식으로 850℃에서 5초간 열처리 하였다. FE-SAM을 통해 컨트롤 절연막의 단차가 60nm 임을 관찰할 수 있었다. 그리고 상부 전극으로 Pt를 증착하여 multi-bit NFGM 특성을 확인하기 위한 시편을 완성하였다. Precision LCR meter (HP 4285A)를 이용하여 sweep voltage를 변화주어 정전용량-전압 특성 (Capacitance-voltage characteristics)을 측정하였으며, 얻어진 데이터를 통해 flatband voltage (V_(FB))를 계산하였다. sweep voltage에 따른 flatband voltage (V_(FB)) 변화를 관찰한 결과, 컨트롤 절연막에 단차를 형성함으로써 상부전극에 전압이 인가할 경우, 컨트롤 절연막의 두께 에 따라 터널링 절연막에 걸리는 전기장의 세기가 다르게 되어 채널 영역과 플로팅 게이트 사이에 터널링 되는 전자의 양이 조절되는 현상을 확인하였다. 이는 컨트롤 절연막에 단차 형성 기술로 멀티비트 메모리 구현이 가능하다는 것을 보여 준다. 향후, 본 기술은 멀티비트 셀의 상태를 읽기 위한 주변회로 설계 기술이 뒷받침 된다면 멀티비트 플래시 메모리 제작이 용이해질 수 있으며, 메모리의 용량 증가에 견인이 될 것으로 예상된다.; Nano-floating gate memory (NFGM) is one of the most promising candidates for next-generation nonvolatile memory. However, scaling limitation is expected in further scaling of the memory because of device node scaling limitation. Therefore, the use of memory devices with multi-bit charge storage is inevitable in the future. In this study, a new NFGM design with stepped control oxide was proposed. The nano-floating gate MIS memory structure with Au nano-particles embedded in SiO₂ and HfO₂ layer was fabricated. The tunnel oxide (5nm-thick SiO₂) and control oxide (120nm-the thick HfO₂) were formed by thermal oxidation and Atomic Layer Deposition( ALD) system, respectively. The stepped HfO₂ was formed by dry etching process. The Transmission Electron Microscope (TEM) investigation shows separated spherical 5nm Au nano-particles. The characteristics of multi-level charge storage were demonstrated by a family of capacitance-voltage curve. A significant flatband voltage (V_(FB)) shift of fabricated nano floating gate MIS memory structure with stepped control oxide was obtained due to the charging effect. The tendency of the flatband voltage shows that a stepped control oxide influences trap and detrap voltage. Maximum memory window at a sweeping voltage from +21 to -21V was 5.4V that is enough to using multi-bit memory. The results show the feasibility of memory devices having a multi-bit storage behavior.