High-k 물질을 사용한 Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) 구조의 전하 수송 메커니즘에 대한 연구

Abstract

국제적인 반도체 로드맵에 따르면 기존 부유게이트 (Floating Gate) flash 메모리의 크기를 줄이는데 다양한 문제점을 겪고 있다. 이로 인해 부유게이트 flash 메모리를 대체 할 수 있는 기술로 Silicon-Oxide-Nitride-Oxide-Silicon(SONOS) Flash 메모리가 관심을 받고 있다. SONOS Flash 메모리는 부유게이트 flash 메모리의 크기가 줄어듦에 따라 나타나는 문제점들을 해결할 수 있고, 기존 비휘발성 메모리 소자들에 비해 다양한 장점을 지니고 있다. 그러나 전자소자의 개발에 있어 정확한 동작 메커니즘에 대하여 현재 수준이 아직 만족할 만하지 않다. 본 논문에서는 SONOS Flash 메모리 소자에서 발생하는 새로운 물리현상을 이해하기 위해 소자구조의 전자 상태를 계산하는 수치해석 프로그램과 전하전송 현상을 기술 할 수 있는 소자 시뮬레이션 프로그램을 개발하였다. 기존의 시뮬레이션 보다 좀 더 개선된 시뮬레이션을 얻기 위해서는 질화막(nitride layer) 안에서의 전자의 영향뿐만 아니라 정공의 영향도 고려하여야 한다. 그러기 위해 2개의 밴드를 고려한 1차 모델 즉 Si 기판과 Poly-Si 게이트에서의 전하의 주입을 고려한 효과를 첨가하였다. 그리고 SONOS 메모리소자는 각 층에 걸리는 전계의 영향에 의해 질화막 안에서 전하들의 이동, 트랩(trap), 탈트랩 (detrap) 등에 전하전송이 영향을 받기 때문에 트랩의 밀도를 얻기 위해 Shockley-Reed-Hall 방정식을 활용하였고, 각 층에 걸리는 전계의 양은 푸아송 (Poisson) 방정식을 활용하였다. 이 소자 시뮬레이션 프로그램을 통해 SONOS Flash 메모리의 주된 관심인 저전압에서 쓰기동작의 속도 향상과 긴 보존 능력의 향상을 위해 터널 산화막(tunnel layer) 과 블로킹 산화막 (blocking layer) 의 두께 변화, high-k 물질사용 및 새로운 구조를 통해 발생하는 여러 가지 현상을 시뮬레이션하였다. 시뮬레이션 결과, 쓰기동작 시간에 따른 전자의 트랩 양은 일정하게 증가하다 수렴하는 것을 볼 수 있지만 정공의 트랩 양은 일정시간까지 증가하다 그 시간이 지나면 감소하는 효과를 볼 수 있다. 이는 전자의 양이 정공의 양보다 많아 전자와 정공이 재결합하여 소멸되는 양이 많아지기 때문인 것을 보인다. 터널 산화막과 블로킹 산화막의 두께 변화를 고려한 효과는 산화막의 두께가 줄어듦에 따라 터널 산화막에 걸리는 전계의 크기가 증가하기 때문에 더 많은 전자를 Si-기판에서 주입시켜 더 빠르게 질화막에 트랩되게 된다. 이로 인해 쓰기 동작의 속도 또한 향상되는 효과를 볼 수 있다. 또한 블로킹 산화막의 두께를 적절하게 조절한다면 게이트에서 역 터널링해서 넘어오는 전자의 주입을 막아줌으로써 보존 능력을 향상시키게 된다. high-k물질을 기존 터널 산화막에 붙여 멀티 터널 산화막으로 사용하게 되면 high-k 물질의 유전상수는 SiO₂의 유전상수에 비해 크기 때문에 기존 SONOS의 터널 산화막에 비해 더 많은 전계의 크기를 증가시킬 수 있다. 또한 블로킹 산화막(blocking layer)의 물질을 high-k물질로 바꿈으로써 같은 물리적 두께에 비해 적은 전계를 걸리게 함으로써 다른 층에 더 많은 전계를 걸리게 하여 쓰기동작 속도가 기존 SONOS 메모리 소자에 비해 향상되었다는 것을 볼 수 있다. SONOS Flash 메모리 소자 등의 제작에 있어 본 연구를 통한 소자 내부에서의 전자와 정공의 수송에 대한 메커니즘에 대한 시뮬레이션 결과는 실제 소자의 제작 및 특성 향상에 큰 도움을 줄 것이다. 아직 많은 효과를 고려하지 않고 최소한의 조건을 적용하여 시뮬레이션 하였기 때문에 더 많은 변수를 고려해야 하며, 보존 시간과 내구성에 대한 효과를 고려해야만 더 정확한 시뮬레이션이 될 것이다. 또한 실제 소자 제작을 통한 실험 결과를 통해 본 시뮬레이션이 가진 문제점을 개선하여야 하겠다.; Polysilicon-oxide-nitride-oxide-silicon (SONOS) or metal-oxidenitride-oxide-silicon flash memory devices have been particularly interesting due to their excellent advantages in comparison with traditional floating-gate flash memory devices due to a lower operating voltage, the capability of the scaling down issues, and a simple fabrication process comparable with standard CMOS technology. The fundamental concepts of the SONOS devices have been particularly attractive because of the interest in their promising applications in high-density flash memories. We investigate the programming characteristics of polysilicon-aluminum oxide-nitride-oxide-silicon (SANOS) nonvolatile memory devices with Al₂O₃ and SiO₂ stacked tunneling layers. The electron and hole drifts in the Si₃N₄ layer were calculated to determine the program speed of the proposed SANOS devices by using the two band model taking into account Shockley-Reed statistics for the trap population, the continuity equation for the charge transport, and the Poisson equation for the electric field. While the starting times for the threshold voltages of conventional SONOS and SONOS flash memory device fabricated utilizing stacked tunneling layers increase to approximately 10^(-3) sec, that for the threshold voltage of SANSOS utilizing stacked tunneling layers increases to approximately 10^(-4) sec. Simulation results showed that enhancement of the programming speed in polysilicon-oxide-nitride-oxide-silicon was achieved by utilizing SiO₂ and Al₂O₃ stacked tunneling layers and the top Al₂O₃ blocking layer.