고속 통신 채널의 특성 및 성능 측정 방법에 관한 연구

Abstract

반도체 공정 기술의 발전에 따른 데이터 처리 속도의 향상과 그에 따른 데이터의 양의 증가로 칩 내부 또는 외부에서 데이터 전송량이 증대되고 있다. 통신 채널의 고속화를 위하여 전달되는 신호의 피크 투 피크 전압(V_(p-p))은 낮아지고 주기는 짧아지고 있다. 그에 따라 채널의 기생 성분이나 반사파에 의한 왜곡은 채널의 성능에 점점 큰 영향을 미치고 있다. 이러한 왜곡은 Inter Symbol Interference(ISI)의 형태로 나타나게 되는데 이를 측정함으로써 채널의 성능이 어느 정도 저하되는지 알 수 있다. 발생되는 ISI의 크기가 작더라도 오랜 시간동안 누적이 될 경우 에러를 발생 시킬 수 있기 때문에 채널의 설계 과정에서 이를 분석할 수 있는 방법이 필요하다. 채널의 특성을 나타내는 S-Parameter를 이용하여 채널의 특성을 분석하고 1비트 길이의 신호에 대한 응답을 구하여 해당 채널에서 발생하는 ISI를 분석해 보았다. 이것을 이용하여 최악의 경우를 발생시키는 패턴을 구하고 1신호가 갖을 수 있는 가장 낮은 전압과 0신호가 갖을 수 있는 가장 높은 전압을 구하여 EYE의 수직크기를 구함으로써 채널의 성능을 측정하였다. 또한 채널 이외에 송신부 또는 수신부의 기생 성분이나 의도하지 않은 성분에 의하여 추가적인 왜곡이 발생할 수 있기 때문에 채널에서 발생할 수 있는 ISI의 범위를 예측해 볼 수 있는 방법을 제안한다.; With the growth of semiconductor process technologies, the need for high-speed communication has also increased. For high-speed communications, the operating voltage level is getting lower and a bit period is getting shorter. So the distortion by channel parasitic elements significantly reduces channel's performance. Typical distortion is Inter-Symbol Interference (ISI). While ISI could be ignored in low speed interconnections, it takes significant portion in high speed design because of its ratio to a bit period. We analyze high-speed channel characteristics and an ISI by S-Parameter. ISI shows the worst case patterns which make the lowest voltage in signal 1, and the highest voltage in signal 0. Difference of two voltages is the vertical opening of EYE diagram. And parasitic elements in transmitter and receiver could also make distortion. So it is important to estimate an ISI range increased by other parasitic elements. This paper proposes a methodology to estimate the ISI range.