AMBA 공유 버스와 AXI 혼합 환경 SoC의 테스트 기법

Abstract

AMBA AXI는 ARM 사에서 제안한 병렬 트랜잭션이 가능한 프로토콜이다. 따라서 NoC와 멀티코아 구조를 지원 가능하며 성능 향상의 이득을 볼 수 있어 현재 널리 사용되고 있는 공유 버스 방식의 AHB 버스를 대체할 것으로 기대되고 있다. 그러나 AXI는 뛰어난 성능을 뒷받침할 수 있는 대신에 기존 AHB보다 2배 이상 많은 연결선을 필요로 하여 라우팅 오버헤드가 높다. 따라서 최근에는 빠른 성능을 필요로 하는 코아는 AXI 버스에 연결하고, 비교적 빠른 성능을 필요로 하지 않는 코아는 AHB 버스에 연결한 제품이 개발되고 있다. 본 논문에서는 이와 같이 AHB와 AXI 버스가 혼용되어 설계된 SoC 내부의 AHB-AXI 브리지와 AXI-AHB 브리지를 테스트 제어기로 재활용하는 기술을 제안하였다. 제안하는 기술은 브리지의 AHB와 AXI 버스로의 인터페이스를 최대한 활용하여 테스트 제어기의 추가 면적을 감소하였다. 또한 테스트 제어기를 AHB 및 AXI 혼합 환경 SoC에 필수적으로 내장되는 브리지에 내장하여 SoC 설계 시 별도로 테스트 제어기를 설계하거나 IP를 구매하지 않아도 된다. 또한 기존의 AMBA 2.0 기반 테스트 방법론도 함께 적용하여 테스트 시간을 감소시킬 수 있다.; The frequent reuse of IPs has helped to reduce many issues including time-to-market. But on the other hand SoCs became more complicated. ARM has contributed significantly for providing effective on chip protocols. AMBA AHB by ARM is introduced along with its test interface that is TIC but for AMBA AXI test interface is not notified. For the AHB-AXI mixed SoCs, the bridge logic is reused to embed TIC into it, in order to test the cores connected to both AHB and AXI busses. When proposed bridge is embeded in SoC, seperate TIC is not needed and the costs for IPs will be reduced. And by allowing parallel core test as well as previous test method, test time can be drastically reduced.