High-End TV 용 평판 디스플레이를 위한 새로운 내부 인터페이스

Abstract

High-End TV 용 평판 디스플레이는 고화질 영상 소스들의 수요 증가에 따라 대형, 고해상도, 고속구동 기술들을 필요로 하고 있다. 특히, TFT-LCD, OLED등과 같은 hold type 평판 디스플레이의 약점인 motion blur를 개선하기 위해 120Hz 이상의 고속구동 기술은 필수적이다. 이러한 고해상도, 고속구동 기술을 구현하기 위해서는 두 가지 문제점이 있는데, 하나는 타이밍 콘트롤러에서 소스 드라이버로 전송해야 할 영상 데이터의 양이 많아졌기 때문에 타이밍 콘트롤러와 소스 드라이버간 인터페이스의 동작주파수가 빨라져야 한다는 점이고, 다른 하나는 대형 평판 디스플레이에서는 소스 PCB에서의 전송 신호선이 길어져 신호 전파 지연을 증가 시키거나, 그 신호선의 특성 임피던스를 제어하기가 어려워, 고속 인터페이스를 구현하기가 용이하지 않다. 이를 해결하기 위해, 콘넥터와 PCB size를 증가시키면 재료비 상승을 초래하게 되고, 얇고 베젤의 면적이 좁은 디스플레이의 실현이 불가능하게 된다. 최근 고해상도 프리미엄 제품군에 적용 하기 위한 다양한 형태의 고속 인터페이스 기술들이 개발되고 있으나, 고속, 고해상도, 그리고 얇고 베젤의 면적이 좁은 디스플레이를 만족하기 위해 전송 신호선 수를 줄인 초고속 인터페이스들이 주류를 이루고 있어, 타이밍 콘트롤러의 송신부와 소스 드라이버 IC의 수신부가 비대해지고 더 정교한 신호 복원 기술을 필요로 하고 있으며, 소비전력 역시 증가하고 있다. 본 논문에서는 상기의 문제점들을 해결하기 위해 전송 효율을 높이고, 재료비 상승을 억제할 수 있는 타이밍 콘트롤러와 소스 드라이버 IC간의 새로운 point-to-point Low Voltage Single-ended (PLS) 인터페이스를 제안하였다. 제안된 인터페이스는 기존의 인터페이스들 대비 같은 전송속도에서 전송 신호선 수를 절반으로 줄일 수 있다. 제안된 PLS 인터페이스와 하이브리드 10-bit DAC를 내장한 720채널 소스 드라이버 IC는 0.35um CMOS 공정을 이용하여 제작되었으며, 반도체 테스터 장비와 High-end TV 용 42인치 full HD TFT-LCD 모듈을 이용하여 성능 검증을 완료 하였다. 타이밍 콘트롤러는 FPGA를 이용하여 구현하였으며, 성능 테스트 결과 인터페이스의 최대 전송 속도는 전송 신호의 전압폭이 0.6Vpp 일 때 200MHz 였으며, 하이브리드 10-bit DAC도 전 채널에서 1024 gray scale을 정확히 출력하고 있었다. 위의 검증 결과로 볼 때 본 논문에서 제안한 PLS 인터페이스는 고성능의 TV 제품용 평판 디스플레이의 전송 효율을 높여 전송 신호선 수를 줄이고, 얇고 베젤의 면적이 좁은 디스플레이를 구현하는 데 유용하게 사용할 수 있는 새로운 인터페이스라고 할 수 있다.; The Flat Panel Display (FPD) for the high-end TV products needs large size, high resolution and high frame rate driving technology according to the demand which increases for high quality image source. In addition, the necessity of high frame rate driving technology over 120Hz has been increased to reduce the motion blur that a weak point of hold type display such as TFT-LCD and OLED. There are two technical issues on interface between timing controller and source driver IC to develop high resolution and high frame rate driving technology. First, operating frequency of interface should be faster because the amount of the image data that must be transmitted from timing controller to source driver IC increases and the row-line time for transmitting the data decrease. Second, it is difficult to control the characteristic impedance and reduce the delay of source PCB in large and slim FPD. Thus, the realization of the high speed interface is very difficult. In that case, it increases the cost because of the extension of the number of connectors and PCB size due to many data lines. Recently, the new interfaces using the high speed transmission and the reduction of the number of transmission lines are being developed for high-end TV application that needs the high speed, high resolution and slim and narrow design. But it results in the large area, the sophisticated structure and more power consumption for transmitter of timing control and receiver of source driver IC. To solve the previously mentioned issues, this paper introduces the new point-to-point low voltage single-ended (PLS) signaling interface to improve transmission efficiency and to reduce the cost of high resolution and high frame rate flat panel displays for large size TV applications. This interface can reduce the number of transmission lines by a half at same transmission speed in comparison with other existing interfaces. The source driver IC using proposed PLS interface and Hybrid 10-bit DAC have been fabricated in 0.35um CMOS process and the performance of the proposed signaling was verified by IC test using semiconductor parametric test equipment and inspection of image quality on 42-inch full HD TFT-LCD module for high-end TV models. The timing controller was implemented using the FPGA. Maximum operating frequency of the interface was 200MHz at 0.6Vpp and all channels of 10-bit DAC outputted exactly for 1024 gray scale. As the result, the proposed interface is a good solution for high-resolution, large size, high color depth, high frame rate, and slimness high-end TV applications.