46 0

CMOS Image Sensor 용 저전력 인터페이스 회로 설계

Title
CMOS Image Sensor 용 저전력 인터페이스 회로 설계
Other Titles
Design of Low-Power Interface Circuits for CMOS Image Sensors
Author
황진하
Alternative Author(s)
Hwang, Jin Ha
Advisor(s)
최병덕
Issue Date
2010-02
Publisher
한양대학교
Degree
Master
Abstract
최근들어, 휴대기기용 카메라 모듈 분야에서 널리 사용되고 있는 CMOS image sensor(CIS)의 화질 및 해상도가 높아짐에 따라, 이에 대응하기 위한 인터페이스 표준으로서 Standard Mobile Image Architecture(SMIA)와 Mobile Industry Processor Interface(MIPI)가 제안되었다. 따라서 본 논문에서는, SMIA와 MIPI에 통합 적용 가능한 저전력 sensor module단의 구현을 위하여 저전력 phase locked loop(PLL), transmitter(TX), serializer(Multiplexer)의 설계에 대하여 제안한다. 본 연구에서 구현된 sensor module단은 SMIA와 MIPI를 동시에 만족시킬 수 있도록 PLL은 1GHz의 주파수를 출력하고 serializer는 1Gbps의 데이터 전송 속도로 설계되었다. Transmitter는 SMIA의 Sub-Low Voltage Differential Signaling(LVDS)와 MIPI의 Scalable-LVDS를 각각 설계해 제어 입력을 통해서 모드를 선택하는 방법으로 구성하였다. 이때 SMIA의 Sub-LVDS는 650Mbps, MIPI의 Scalable-LVDS는 1Gbps의 데이터 전송 속도를 만족한다. 각 구성 블록은 저전력을 만족시키기 위해서 Sub-LVDS의 경우 650Mbps의 데이터 전송 속도에서 최대 5.45mA를 소모해 SMIA의 사양인 6.275mA보다 적은 전류를 소모하고 serializer의 경우 1Gbps의 데이터 전송 속도에서 1mA 정도를 소모한다. 또한, PLL은 1GHz에서 0.9mA에 미치지 못하는 전류를 소모한다. 설계된 칩은 Magnachip 0.18μm, 1P6M 공정을 통하여 제작되었으며 본 논문에는 PLL 측정 결과를 보였다. PLL의 측정결과 1GHz의 주파수 출력을 확인할 수 있고 지터가 약 140ps로 설계 기준인 50ps를 만족시키지는 못했지만 구현된 시스템은 SMIA와 MIPI 규격에 제시된 대역폭을 충분히 만족시킬 수 있는 성능이다.
URI
http://dcollection.hanyang.ac.kr/jsp/common/DcLoOrgPer.jsp?sItemId=000000057736https://repository.hanyang.ac.kr/handle/20.500.11754/143099
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > NANOSCALE SEMICONDUCTOR ENGINEERING(나노반도체공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE