124 0

버퍼 기반 트래픽 발생기를 이용한 온칩 인터커넥트 IP 성능 평가

Title
버퍼 기반 트래픽 발생기를 이용한 온칩 인터커넥트 IP 성능 평가
Author
김기범
Advisor(s)
송용호
Issue Date
2010-02
Publisher
한양대학교
Degree
Master
Abstract
1. 국문요지 최근 반도체 공정이 빠르게 발전하고 반도체를 구성하는 논리게이트의 집적도가 높아짐에 따라 단일 칩내에 포함 가능한 IP 블록수가 점차 증가하고 있다. IP들 간의 트래픽은 버스, 링 그리고 온칩 네트워크 같은 통신 구조를 이용하여 통신하기 때문에 SoC(System-On-Chip) 내부의 IP들의 수가 증가함에 따라 IP들 간의 통신하는 트래픽의 양이 증가한다. IP들 간의 통신하는 트래픽의 양의 급격한 증가는 IP들과 인터커넥트 IP사이에 트래픽 병목현상을 발생 시키고, SoC의 성능이 저하된다. 특히, 다수의 IP들이 하나의 칩에 포함되는 멀티미디어 SoC 경우, 통신 효율성이 고성능 임베디드 시스템 설계에 중요한 부분이다. 멀티미디어 SoC 내부 IP들 간의 통신에서 높은 대역폭의 요구로 인해 발생하는 문제점을 해결하기 위해 복잡한 통신 아키텍쳐 및 알고리즘이 만들어지고 있는 실정이다. 그러나 SoC 아키텍쳐 설계자들은 애플리케이션의 대역폭 요구에 대한 분석 없이 성능 저하의 문제를 피하기 위해 불필요한 리소스를 사용하는 경향이 있다. 따라서 우리는 인터커넥트 IP의 성능 평가를 통해 IP 블록과 인터커넥트 IP 사이에 발생하는 트래픽의 양이 전체 시스템의 성능에 미치는 영향을 분석할 필요가 있다. 정확한 인터커넥트 IP 의 성능 평가를 하기 위해서는 하드웨어 IP를 애플리케이션에 맞게 구성하여 모델링하여야 한다. 그러나 하드웨어 IP를 이용하여 구성된 하드웨어 IP 시스템과 애플리케이션과의 정확성 검증에 많은 노력이 요구될 뿐만 아니라 IP들을 모델링할 때에도 많은 시간이 필요하다. 그래서 하드웨어 IP를 구성하지 않고 애플리케이션이 요구하는 트래픽의 양을 생성하여 성능을 평가하는 방법이 필요하다. 따라서 본 논문은 성능 평가를 위해 버퍼 기반 IP 모델링 기법을 제안한다. 제시한 성능 평가 기법을 이용하여 우리는 멀티미디어 SoC의 온칩 통신 구조의 성능을 파악한다. 그리고 멀티미디어 애플리케이션의 트래픽 동작을 파악하고 성능 평가 과정에서 하드웨어 IP를 대체하기 위한 트래픽 발생기를 사용하여 모델링된 멀티미디어 내부 동작을 분석한다. 분석된 실험 결과는 인터커넥트 IP의 최고 성능치를 보여줄 뿐만 아니라 멀티미디어 SoC의 내부 IP들의 데이터 처리량(Throughput) 및 QoS(Quality-of-Service)를 보여주고 있다.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/142500http://hanyang.dcollection.net/common/orgView/200000413736
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > ELECTRONICS AND COMPUTER ENGINEERING(전자컴퓨터통신공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE