304 0

분자선 에피택시법을 이용한 실리콘 기반의 갈륨비소 이종접합구조 성장에 관한연구

Title
분자선 에피택시법을 이용한 실리콘 기반의 갈륨비소 이종접합구조 성장에 관한연구
Other Titles
A study of growth of GaAs heterostructure on Si substrate by Molecular Beam Epitaxy
Author
고광만
Alternative Author(s)
Ko, Kwang Man
Advisor(s)
오재응
Issue Date
2010-02
Publisher
한양대학교
Degree
Doctor
Abstract
본 논문은 Si 기판을 이용한 GaAs성장을 위한 연구로서 결함이 없는 깨끗한 GaAs성장층을 형성하는 것을 주 목적으로 한다. Si 기판위에 Ge을 성장한 Ge/Si 가상기판의 형성과 Ge/Si 가상기판상에 GaAs 핵형성 층을 이용하여 깨끗한 표면의 GaAs의 성장을 내용으로 하고 있다. GaAs/Ge/Si 이종접합 구조의 형성을 위하여 두 대의 분자선 에피택시 장비를 이용하여 성장하였다. 성장된 GaAs층의 표면특성의 분석을 위하여 성장시의 특성분석은 RHEED를 이용하였으며 성장 후의 분석은 AFM, SEM, XRD를 이용하였다. 무극성인 Si, Ge기판위에 극성인 GaAs를 성장하는 경우 극성의 차이로 인하여 Aiti-Phase domains(APD)이 발생하고 이러한 APD는 GaAs 성장층을 따라 표면 결함을 야기한다. APD의 문제를 줄이기 위하여 기울어진 방향성을 가지는 기판을 사용하는 방법이 가장 많이 사용되어지고 있다. 본 논문에서도 [011]방향으로 4° 기울어진 Si(001) 기판을 사용하였다. Si 기판위에 Ge을 성장하기 위하여 Si 기판에 존재하는 산화막을 제거하여 깨끗한 재결합면을 형성하여야 한다. 일반적인 산화막 제거과정인 열탈착과정을 통해서 깨끗한 재결합면을 가지는 Si기판층을 형성할 수 있으나 열탈착 과정에서 기판표면의 일부 Si원소가 사용되면서 Si 기판 표면에 거친면이 형성된다. 이러한 기판의 Si 사용을 억제하고 깨끗한 재결합면을 형성하기 위하여 비정질 Si을 열탈착온도 보다 낮은 온도에서 기판에 얇게 증착하여 열탈착과정에서 비정질 Si과 SiO2의 반응을 유발하여 기판의 Si의 소모를 억제하였다. 비정질 Si의 두께가 2.5 Å에서 가장 깨끗한 재결합면을 가짐을 확인하였다. 깨끗한 재결합면을 형성한 Si 기판위에 Ge을 성장하였다. Si과 Ge의 격자상수 차이로 인하여 임계두께가 ~ 3 mono-layer(ML)이고 그 이상의 두께에서는 3-Dimension(3D)형태로 성장하게 된다. Ge의 성장 온도를 400℃로 낮게 유지하고 성장속도 또한 0.1 Å/sec로 매우 느리게 성장시킴으로서 3D의 성장을 2D성장으로 유도하여 매우 평탄한 면을 가지는 Ge층을 성장하였다. 이러한 방법을 이용하여 성장한 Ge/Si 가상기판은 표면의 거칠기가 0.7 nm로 매우 평탄하며 표면에 결함이나 3D의 형성이 없는 깨끗한 표면을 가지고 있어 GaAs성장을 위한 기판으로 사용하기에 적당하다고 판단된다. 또한 Si/Ge 초격자구조를 이용하여 Si기판에 Ge층을 pseudomophic한 성장이 이루어짐을 보였다. Ge/Si 기판에 Ga dot과 저온 Migration Enhanced epitaxy(MEE)를 GaAs핵형성층으로 GaAs를 성장하였다. Ga dot을 핵형성층으로 이용한 성장에서는 Ge표면에 Ga dot의 형성을 AFM을 이용하여 확인하였으며 Ga dot의 성장시간과 As 초기 성장층의 변화에 따른 GaAs의 성장층을 비교하였다. Ga dot을 이용한 GaAs의 성장에서는 모든 성장 조건에서 구덩이 형태(pits)의 표면 결함과 APD가 다수 발견되었다. 또한 XRD의 반폭치도 570arcsec로 많은 strain이 존재하는 것을 확인하였다. Ga dot이 GaAs성장을 위한 핵형성층으로 제대로 작용하고 있지 않음을 확인하였으나 As 초기 성장층을 사용함으로서 GaAs의 성장시 결함이 줄어드는 것을 확인 할 수 있었다. 저온 MEE를 이용한 성장에서는 각각의 원소들의 셔터 동작 시간과 MEE 주기를 변화시켜 GaAs성장층의 표면을 확인하였다. 저온 MEE시 낮은 온도로 인하여 Ga단일층을 충분히 덮을 수 있을 정도의 As 증착시간이 필요함을 확인하였으며 이러한 조건하에서 APD와 표면의 결함이 없는 깨끗한 표면을 가지는 GaAs층을 성장하였다. SEM과 AFM측정결과에서 표면의 결함이 관찰되지 않았으며 표면 거칠기 1 nm이하의 GaAs층을 형성하였다. 저온 MEE를 사용함으로서 Ge/Si가상기판과 GaAs의 경계면에서 발생한 결함이 모두 MEE층에 의해서 제거 되고 APD와 결함이 없는 깨끗한 GaAs층을 성장하였다. 그러나 strain이 GaAs 성장층에 남아 있어 이를 줄이기 위한 몇 가지 방안을 시도하였다. GaAs성장과정을 수행하기 전단계로 Ge층의 열처리를 하였다. 열처리 과정은 시료의 두 챔버간의 이동으로 인한 표면의 오염을 제거하고 Ge층의 이중계단구조의 형성을 돕기 위하여 실시하였으며 Ge층의 두께를 고려하여 열처리 공정을 진행하였다. 열처리 과정을 시행한 결과 성장된 GaAs층에서 strain의 감소를 확인할 수 있었다. 초격자 구조와 고온 MEE, 그리고 InAs QD를 사용하여 strain의 변화를 측정하였다. 초격자 구조와 고온 MEE에서는 성장된 GaAs층의 표면 거칠기나 표면에서의 APD에 의한 표면의 결함이 발견되지 않았으며 깨끗한 표면이 그대로 유지되었으나 저온에서 형성한 InAs QD에서는 많은 격자 결함이 발생하였다. 그러나 성장층의 strain은 감소하지 않고 그대로 유지되어 초격자구조나 고온 MEE에 의한 효과는 없는 것으로 나타났다. Ⅲ/Ⅴ비율을 최적화한 경우에서는 XRD 반폭치가 220 arcsec으로 strain이 많이 감소한 우수한 특성을 가지는 GaAs성장층을 얻을 수 있었다. 본 논문의 실험 과정과 결과를 정리하면 Si 기판에 깨끗한 표면을 갖는GaAs층을 성장하기 위하여 기울어진 방향성을 가지는 Si기판에 얇은 Ge층을 성장하여 Ge/Si 가상기판을 형성하였다. 이 Ge/Si 가상기판에 열처리를 하여 Ge표면의 불순물 제거와 이중계단구조를 형성하고 저온 MEE법과 Ga dot을 사용하여 GaAs 핵형성층을 형성하여 표면 거칠기는 0.7 nm로 매우 평탄하며 표면에 APD와 다른 결함이 관찰되지는 않았으며 XRD 반폭치도 220 arcsec로 매우 우수한 특성을 가지는 GaAs층을 성장하였다. 기존의 다른 접급법(1um 이상)에 비하여 매우 얇은 버퍼층(40nm)을 사용하면서 매우 깨끗한 표면을 유지하는 GaAs 성장층을 형성하였다. 이를 태양전지에 이용하여 GaAs/Si tandem 구조를 성장하게 되면 기존의 태양전지에 비하여 월등히 높은 광전류를 가지는 태양전지의 제작이 가능할 것으로 사료된다. 또한 Si 기판에 Ge의 성장시 pseudomorph 성장을 유지하는 기술을 확립함으로써 Ge 채널층을 사용하는 MOS소자의 특성의 향상을 기대할 수 있다.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/142399http://hanyang.dcollection.net/common/orgView/200000413781
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > ELECTRONIC,ELECTRICAL,CONTROL & INSTRUMENTATION ENGINEERING(전자전기제어계측공학과) > Theses (Ph.D.)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE