Oxidant Effect on Microstructure and Electrical Properties of Atomic Layer Deposited Hafnium Oxide on GaAs

Abstract

Si 기판 기반의 Complementary Metal-Oxide Semiconductor (CMOS) 기술은 1950년대 초 트랜지스터의 개발과 함께 Moore의 법칙에 따라 성장을 거듭하였다. 그러나 반도체 소자의 크기가 점차 감소함에 따라 그 집적 기술은 궁극적으로 물리적인 한계에 이를 것이라는 예견과 함께 최근 20년 동안은 CMOS 기술의 연장을 위한 연구가 진행되었다. HfO2와 같은 고유전체 박막의 개발과 GaAs 등의 고이동도 반도체 기판 위의 소자구현은 모두 CMOS 기술의 연장이라는 같은 목표 아래 연구 되었다. 특히 두께 조절이 용이한 원자층 증착법의 개발은 결함이 적은 고유전체 박막을 증착 할 수 있게 하였으며 GaAs와 같은 차세대 반도체 기판의 경우 적절한 전구체의 선택만으로도 열역학적으로 불안정한 계면 산화막을 제어할 수 있는 가능성을 입증하였다. 그러나 O3 산화제의 도입에 관하여는 연구 집단에 따라 상이한 결과를 보고하고 있어 보다 체계적인 연구결과를 바탕으로 GaAs 기판 위의 O3 공정의 효과에 대하여 규명하고자 본 연구를 진행하였다. 제 1장에서는 물성적 한계에 부딪쳐 고유전체 박막의 개발과 고이동도 반도체 기판의 도입에 이르기까지 지난 60년 동안 급성장해온 반도체 기술을 재조명하고 본 연구에 대한 배경연구를 소개한다. 제 2장과 제 3장에 대한 연구 목표를 기술하여 원자층 증착법을 이용한 GaAs 기판 위 HfO2 박막의 증착과 산화제에 따른 미세구조와 전기적 특성에 대한 연구의 필요성에 대하여 논한다. 제 2장에서는 문헌조사를 바탕으로 GaAs와 같은 III-V 족 반도체 기판 기반 소자에 대한 연구 동향을 소개한다. 연구의 쟁점을 III-V 반도체 기판과의 접합성이 우수한 고유전체의 개발, 계면 산화물의 분석과 제어, Fermi-level pinning과 소자 특성으로 나누어 다룬다. 또한 Si, Ge 그리고 III-V 기판 에 대한 O3 공정의 대한 영향을 문헌의 내용을 발췌하여 분석한다. Si 기판 위 원자층 증착법으로 증착한 HfO2 박막의 공정 중 O3 농도에 따른 특성 변화를 제 3장에서 다룬다. O3 농도가 증가하면 계면의 Hf-Si-O 산화막의 두께가 증가하고, 가장 두꺼운 계면층을 형성한 O3 농도 400 g/Nm3의 시편에서 Cmax 값이 큰 특성을 보여 열처리 중 기판으로부터의 Si 추가 확산을 계면층이 막는 것으로 여겨진다. XPS 결과에서도 HfO2 박막 내의 Si-O, Hf-Si-O의 상대적 함량의 추세가 열처리 후 뒤바뀌는 것으로 나타나며 TEM 사진 상에서도 증명된다. O3 농도 증가에 따라 강해지는 산화력으로 불순물의 함량이 줄어들 것으로 예상 된 결과가 breakdown field 값의 증가로 나타난다. 고이동도 반도체인 GaAs 위에 Si에서와 같은 방법으로 증착한 HfO2 박막의 O3농도에 따른 변화와, O3 공정이 가져오는 효과에 대한 연구가 제 4장에서 이루어진다. 90 g/Nm3의 작은 O3 농도를 이용하여 증착한 HfO2 gate stack에서는 계면층의 두께가 ~1 nm 수준으로 매우 얇게 나타난다. 하지만 열처리 후에도 이 계면층의 두께는 증가하지 않고 유지 되어 Si에서의 경우와는 다른 거동을 보인다. 또한 열처리 후 Cmax가 확연하게 증가하며 동시에 leakage current density 또한 101 이상으로 증가한다. 반면 O3 농도가 높은 HfO2 gate stack에서는 열처리 전후, 눈에 띄는 변화를 보이지 않는다. O3 농도가 낮으면 밀도가 낮은 HfO2 박막이 형성 되고 박막 내 O의 함량 또한 적어 증착 공정 중 기판 원소인 Ga, As의 확산이 농도가 높은 경우보다 쉬운 것으로 생각 된다. 열처리 후의 leakage current density 값이 증가하는 현상에 대하여 HfO2 박막의 결정화 정도와 함께 Ga과 As 원소의 거동에 대하여 논한다.; Despite the progress of lithography technology, scalability of metal-oxide-semiconductor field effect transistors (MOSFETs) has been slowing down due to the physical limitations Si-based complementary metal-oxide-semiconductor (CMOS) holds. The most critical issue comes from the extremely thin gate oxide (SiO2) which leads to tunneling leakage current and consequently, malfunctioning of the device. For this reason, high-k dielectrics (Al2O3, HfO2, ZrO2 etc.) have been brought into the spotlight providing physical thickness that would manage the tunneling leakage current at the same time maintaining the high-capacitance of SiO2. Meanwhile, high-mobility channel materials such as Ge, GaAs and InGa1-xAsx have gained attention over the past 5 years to replace Si as a fundamental approach to extend CMOS technology. However, unlike Si/SiO2 system, their oxides do not serve as thermodynamically stable dielectric layer which led the research flow to controlling oxidation at the oxide-semiconductor interface and search for a feasible high-k dielectric compatible to these substrates. It is noteworthy that atomic-layer-deposition (ALD) of has demonstrated significant removal of unfavorable native oxide for Fermi-level pinning issues. The results vary upon which precursor was used and introduction of O3 to the ALD process has shown different consequences. Therefore in order to provide a clearer view to O3 effect during ALD of high-k dielectrics on GaAs, systematic investigation of microstructure and electrical properties of HfO2 gate stack is dealt in this study. In Chapter I, the development of semiconductor technology is introduced with the limitations it has faced in the past. The search for high-k dielectrics and their implementation to high-mobility channel materials is explained. Also, the necessity of this study is described with the objectives of the experiments that are discussed in the proceeding Chapters III and IV. The evolution of high-mobility substrates and the research trend is introduced based on literature review in Chapter II. Critical issues involving GaAs gate stacks; need for a compatible oxide, detection and analysis of interfacial oxides, device performance and Fermi-level pinning are dealt in divided sub-chapters. The effect of O3 process on Si, Ge and III-V-based high-k gate stacks are also discussed. The effect of O3 concentration on chemical, micro-structural and electrical characteristic of ALD HfO2 films in the thickness range of ~5 nm is shown in Chapter III. As-deposited HfO2 film formed using O3 concentration of 400 g/Nm3 demonstrates the strongest oxidation power leading to a denser dielectric film having a thicker interfacial layer (IL) The thick IL works as a barrier to Si out-diffusion from the substrate during post-deposition annealing (PDA) and therefore the HfO2 gate stack prepared with higher O3 concentration demonstrates increased Cmax. The change in the thickness and oxidation degree shown by TEM and XPS supports the trend of Cmax and it is suggested that higher O3 concentration effectively burns out the ligands and deposits a denser film with less impurities resulting in better dielectric breakdown characteristics. Implementation of O3 and the effect of its concentration to HfO2 on GaAs are dealt in Chapter IV. Thin interface in the range of 1 nm is formed using O3 concentration of 90 g/Nm3 which does not increase after PDA. Both the Cmax and leakage current density increases after PDA in the case of 90 g/Nm3 whereas no significant change is noticeable for 300 g/Nm3. It seems that a lower concentration of O3 deposits a film that is less dense which enables Ga and As to easily diffuse into the HfO2 film during deposition. The significant increase in leakage current density is explained based on expected behavior of substrate elements and film crystallization.