105 0

적응성 다중화기/역다중화기를 이용한 링네트워크의 구현

Title
적응성 다중화기/역다중화기를 이용한 링네트워크의 구현
Other Titles
Implementation of Ring Network using Adaptive Multiplexer/Demultiplexer
Author
박정호
Alternative Author(s)
Park, Jeong Ho
Advisor(s)
정제명
Issue Date
2010-08
Publisher
한양대학교
Degree
Master
Abstract
본 논문의 AMD(Adaptive Multiplexing/Demultiplexing)는 일반적인 멀티플렉싱/디멀티플렉싱 장비이다. 기존의 SONET/SDH에서는 각 층의 계위들의 속도는 고정되어 있고 동기식 다중화기를 거쳐서 정해진 속도의 상위 계위로 멀티플렉싱된다. 하지만 AMD는 다수의 로컬 포트에서 정해져 있지 않은 임의의 속도의 데이터를 입력 받아 멀티플렉싱하여 전송하고 각각의 포트에서 입력된 데이터를 비트에러 없이 완벽히 복원하는 시스템이다. 기존의 방식은 정해진 클럭에 의해서 데이터를 전송하는데 비해서 본 논문에서 제안한 AMD는 로컬 포트로 입력되는 클럭의 속도를 자동 감지하여 데이터의 Bandwidth에 따라 프레이머를 자동 생성하고 다수의 포트로부터 들어오는 프레이머를 G_Frame이라는 프레임에 다중화시켜 최종적으로는 시리얼 데이터로 전송한다. 그 신호가 전송되어져 수신단에서는 처음에 입력된 클럭과 데이터를 그대로 복원하고 각 포트별로 역다중화 시켜 분기시켜 내보낸다. 본 논문에서 설명하는 TDM방식은 기존에 광통신에서 사용하는 방식과 완전히 다른 방식으로 높은 대역폭을 요구하는 데이터를 전송시에 쉽게 인터페이스 할 수 있게 해주고 일반사용자가 광통신을 보다 쉽게 사용할 수 있게 해준다. 또한 AMD를 이용하여 Add-Drop Multiplexer를 설계하였다. 스위칭 코드에 의하여 해당 노드에서 입력되는 데이터와 클럭을 Add시킬 것인지 Drop시킬 것인지 아니면 다음노드로 계속 Bypass시킬 것인지를 결정하고 실행한다. 이 의 검증을 위하여 VHDL로 코딩을 한 로직을 FPGA에 프로그래밍해 실험하였으며 본 논문에 실험 결과를 보였다.
In this paper, an adaptive multiplexing/demultiplexing (AMD) is a system, in which data received from four local ports are transmitted through an optical fiber and in each port the data are completely restored without bit errors. While in the conventional method according to a fixed clock, the data are transmitted, the speed of the clock from a local port is dynamically detected in the proposed method which automatically generates a framer and restores the clock and data transmitted from the output. The TDM scheme described in this paper is thoroughly different from the conventional scheme. That is, when transmitting the data that require a high bandwidth, the TDM scheme makes it easy for users to interface and use the optical communication. In addition, We designed Add-Drop Multiplexer Using AMD. By switching the code from the stating node to the next node input data and clock, whether Drop Add to decide whether to Bypass the run. To verify that a coding in VHDL, The experimental results using programmed FPGA logic were showed in this paper.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/141045http://hanyang.dcollection.net/common/orgView/200000415369
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > ELECTRONICS AND COMPUTER ENGINEERING(전자컴퓨터통신공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE