역류 전류로 인한 손실을 줄인 저온 폴리 실리콘 기반의 고효율 DC-DC 변환기 설계

Abstract

평판 디스플레이의 기판 (backplane)으로 쓰일 수 있는 소자로 비정질 실리콘 박막 트랜지스터 (a-Si:H TFTs), 다결정 실리콘 박막 트랜지스터 (poly-Si TFTs), 유기 박막 트랜지스터 (Organic TFTs), 산화물 박막 트랜지스터 (Oxide TFTs) 등이 있다. 다양한 박막 트랜지스터 중에서 빠른 전자 이동도, 저온 공정의 가능성, 유리 기판 상에 집적 가능한 (System-on-panel) 장점을 가진 저온 다결정 박막 트랜지스터가 고해상도 모바일 디스플레이용으로 적합하다. 그러나 CMOS 저온 다결정 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비해 공정 단가가 높아진다는 단점이 있다. 공정 과정의 증가는 공정 시간을 늘리고, 공정 수율을 감소시켜 공정 비용의 증가로 이어지는 것이다. CMOS 저온 다결정 박막 트랜지스터의 공정 비용을 절감하기 위해 PMOS 만을 이용한 저온 다결정 박막 트랜지스터 공정이 선호되는데 이는 NMOS 트랜지스터의 LDD (lightly doped drain) 영역의 도핑 (doping), 그리고 소스/드래인 영역의 도핑을 위한 마스크 공정을 사용하지 않아도 되기 때문이다. PMOS 저온 다결정 박막 트랜지스터 공정이 공정 단가 면에서 더 효율적임에도 불구하고, PMOS 만을 이용하여 만든 회로들은 CMOS 를 이용한 회로에 비해 소비 전력의 증가와 문턱 전압에 의한 출력 전압 감소와 같은 문제점을 가진다. 그럼에도 불구하고 PMOS 트랜지스터만을 이용한 여러 종류의 DC-DC 변환기가 개발되었다. 딕슨 차지 펌프는 가장 널리 쓰이는 DC-DC 변환기 중 하나로, 단 수를 추가함으로써 다양한 출력 전압을 낼 수 있다는 장점을 가지고 있으나, 다이오드에서 발생하는 문턱전압의 손실로 인해 출력전압 및 전력 효율이 낮아진다는 문제점을 가지고 있다. 문턱 전압에 의한 손실을 보상하는 형태의 차지 펌프 구조도 발표되었으나, 전체 클럭 주기의 절반의 시간 동안만 출력 단에 승압된 전압을 전달하는 차지 펌프의 구조적인 문제로 인해, 전압 리플이 상대적으로 크게 나타난다는 문제점을 지니고 있다. CMOS 상호 결합 형태의 DC-DC 변환기는 클럭 신호가 교번하더라도 구동 트랜지스터가 교대로 동작하여 항상 출력 단에 승압된 전압을 전달할 수 있어 리플 전압도 적을 뿐만 아니라 높은 출력 전압 및 전력 효율을 가질 수 있다. PMOS 만으로 상호 결합 형태의 구조를 가지는 DC-DC 변환기를 개발하려는 시도들이 있었으나, 구동 트랜지스터를 전류 손실 없이 스위칭 하기가 어려워 출력 전압 및 전력 효율이 CMOS 구조에 비해 낮다. 본 논문에서는 P형 저온 다결정 실리콘 트랜지스터를 이용한 고효율 DC-DC 변환기를 제안하였다. 높은 출력 전압과 낮은 리플 전압을 위해 구조적으로 상호 결합 형태를 적용하였으며, 역류 전류로 인한 손실을 줄이기 위해 4 개의 클럭 신호를 사용하였다. 구체적으로, 구동 트랜지스터의 게이트 전압을 충분히 낮춰 문턱 전압에 의한 손실 없이 전압을 공급하기 위해서 두 단계에 걸쳐 게이트 전압을 낮추었다. 또한 역류 전류로 인한 손실을 줄이기 위해 클럭 신호 간의 교번이 일어나는 구간에서 시간적인 마진을 두었다. 시뮬레이션을 통해 검증한 결과, 부하 전류가 400 μA이고 전원 전압이 5 V 일 때, 양의 변환기는 9.43 V의 출력 전압과 88.6 %의 전력 효율을 나타내었으며, 부하 전류가 400 μA이고 전원 전압이 -2 V, 클럭 신호의 크기가 5 V 일 때, 음의 변환기는 -6.43 V의 출력 전압과 88.6 %의 전력 효율을 나타내었다.|There are many candidates for the backplanes of flat panel displays, including a-Si:H thin film transistors (TFTs), polycrystalline-Si TFTs, organic TFTs, and oxide-based TFTs. Among various backplane transistors, low-temperature polycrystalline (LTPS) TFTs are suitable for high-resolution mobile display due to their superior mobility, relatively low-temperature process, and system-on-panel (SOP) capabilities. Complementary metal oxide semiconductor (CMOS) LTPS TFTs, however, have disadvantages, including their more expensive associated process cost in comparison with a-Si TFTs. The greater number of process steps required to make CMOS LTPS TFTs demands increased process time and decreases process yield. To reduce fabrication cost of CMOS LTPS TFTs, PMOS LTPS TFT process is preferred, since mask for n- lightly doped drain (LDD) doping and n+ source/drain doping of NMOS TFTs can be eliminated, increasing process yield and reducing process time. Although PMOS LTPS TFT process is more competitive in terms of cost, PMOS circuits suffer both from increased power consumption and from limitations in output range caused by threshold voltage loss. In spite of aforementioned problems of PMOS circuits, several efforts have been undertaken to design a DC-DC converter using only PMOS TFTs. Dickson’s charge pump is one of the widely used DC-DC converters, but it suffers from low output voltage and low power efficiency attributable to unwanted reductions in voltage caused by the diode-connected structure. Charge pump circuits that compensate for threshold voltage drop have been designed by several groups. Charge pump circuits, however, have drawbacks of relatively low output voltage and increased output ripple voltage because current-driving TFT connected to the output node is turned on for less than half of the clock period. A CMOS cross-coupled DC-DC converter does not suffer from the problems we have discussed. The primary challenge with cross-coupled DC-DC converter using only p-type transistors is their limited output voltages and low power efficiency. This is because it is difficult to turn the driving transistor on and off in a precise manner without reversion losses such as pumping loss and output loss. In this thesis, a high-efficiency DC-DC converter fabricated with only p-type LTPS TFTs is proposed. To acquire increased output voltage and low ripple voltage, cross-coupled topology was adopted; 4-phase clock signals were applied to reduce reversion loss. More specifically, to eliminate the unwanted output voltage drop by threshold voltage of driving TFTs, gate voltages of driving TFTs were reduced by two steps so that the voltage could be much lower than source voltages. To reduce reversion loss when the clock signal is changing, a timing margin was added at the clock transition time. The simulation result of the proposed positive DC-DC converter shows that the output voltage and power efficiency are 9.43 V and 88.6%, respectively, under load current of 400 μA and input voltage of 5 V. In the case of negative DC-DC converter, the output voltage and power efficiency are -6.43 V and 88.6%, respectively, under load current of 400 μA, supply voltage of -2 V, and clock amplitude of 5 V.; There are many candidates for the backplanes of flat panel displays, including a-Si:H thin film transistors (TFTs), polycrystalline-Si TFTs, organic TFTs, and oxide-based TFTs. Among various backplane transistors, low-temperature polycrystalline (LTPS) TFTs are suitable for high-resolution mobile display due to their superior mobility, relatively low-temperature process, and system-on-panel (SOP) capabilities. Complementary metal oxide semiconductor (CMOS) LTPS TFTs, however, have disadvantages, including their more expensive associated process cost in comparison with a-Si TFTs. The greater number of process steps required to make CMOS LTPS TFTs demands increased process time and decreases process yield. To reduce fabrication cost of CMOS LTPS TFTs, PMOS LTPS TFT process is preferred, since mask for n- lightly doped drain (LDD) doping and n+ source/drain doping of NMOS TFTs can be eliminated, increasing process yield and reducing process time. Although PMOS LTPS TFT process is more competitive in terms of cost, PMOS circuits suffer both from increased power consumption and from limitations in output range caused by threshold voltage loss. In spite of aforementioned problems of PMOS circuits, several efforts have been undertaken to design a DC-DC converter using only PMOS TFTs. Dickson’s charge pump is one of the widely used DC-DC converters, but it suffers from low output voltage and low power efficiency attributable to unwanted reductions in voltage caused by the diode-connected structure. Charge pump circuits that compensate for threshold voltage drop have been designed by several groups. Charge pump circuits, however, have drawbacks of relatively low output voltage and increased output ripple voltage because current-driving TFT connected to the output node is turned on for less than half of the clock period. A CMOS cross-coupled DC-DC converter does not suffer from the problems we have discussed. The primary challenge with cross-coupled DC-DC converter using only p-type transistors is their limited output voltages and low power efficiency. This is because it is difficult to turn the driving transistor on and off in a precise manner without reversion losses such as pumping loss and output loss. In this thesis, a high-efficiency DC-DC converter fabricated with only p-type LTPS TFTs is proposed. To acquire increased output voltage and low ripple voltage, cross-coupled topology was adopted