93 0

40G/100G Ethernet 고속보드 설계 시 채널특성 및 그라운드 비아에 따른 성능분석

Title
40G/100G Ethernet 고속보드 설계 시 채널특성 및 그라운드 비아에 따른 성능분석
Other Titles
High speed design for the performance between the difference of channel and number of ground-via of the 40G/100G High speed design for the performance between the difference of channel and number of ground-via of the 40G/100G
Author
정재두
Alternative Author(s)
Jung, Jae Doo
Advisor(s)
백상현
Issue Date
2011-02
Publisher
한양대학교
Degree
Master
Abstract
반도체 공정 기술의 발전에 따른 데이터 처리 속도의 향상과 그에 따른 데이터 양의 증가로 칩 내부 또는 외부에서 데이터 전송량이 증대되고 있다. 통신 채널의 고속화를 위하여 전달되는 신호의 피크 투 피크 전압(Vp-p)은 낮아지고 주기는 점차 짧아지고 있다. 그에 따라 칩 내부 뿐 아니라 칩 외부의 회로, 즉 PCB에서의 고속 데이터 통신이 점차 중요해지고 있다. 최근 높은 대역폭을 요구하는 애플리케이션이 증가하면서 10G 이더넷이 활발히 도입되고 있으나, 트래픽의 집중화가 계속 진행되고 있어서 더욱 큰 대역폭을 제공할 수 있는 100G급 이더넷 기술이 요구되고 있다. 100G 이더넷은 단거리 서버 환경을 지원하는 40G 이더넷과 함께 IEEE 802.3에서 표준화를 진행하고 있다. 본 논문에서는 40G/100G 이더넷 설계를 위한 보드상에서의 고속통신에 대해 필요한 부분에 대해서 논하고자 한다. 이를 알아보기 위해서 다음과 같은 과정을 통해 보드에 대해서 해석하고자 한다. 첫째, Ethernet의 보드레벨에서의 특성을 살펴보기 위해 모델링을 제시한다. 둘째, 제시한 모델링을 HFSS 툴을 이용하여서 그에 대한 특성을 알아본다. 셋째, 특성에 대해 알 수 있는 아이다이어그램과 ISI를 통해 보드의 특성에 대해서 알아본다. 마지막으로 그에 대한 측정데이터를 비교하도록 한다.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/139557http://hanyang.dcollection.net/common/orgView/200000415729
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > ELECTRONIC,ELECTRICAL,CONTROL & INSTRUMENTATION ENGINEERING(전자전기제어계측공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE