CMOS Image Sensor의 픽셀 구조 및 주변회로 설계

Abstract

최근 디지털 카메라(digital camera)는 유. 무선 인터넷을 이용한 영상통신의 발전과 더불어 그 수요가 폭발적으로 증가하고 있으며 더욱이, 카메라가 장착된 PDA(Personal Digital Assistant), CDMA(Code Division Multiple Access), W-CDMA(Wideband Code Division Multiple Access) 단말기 등과 같은 이동통신 단말기의 보급이 증가됨에 따라 저 전력, 고 화소, 고 소형 카메라 모듈의 수요가 증가 하고 있다. 디지털 카메라 시스템에서 핵심이 되는 이미지 센서로는 Charge Coupled Device (CCD)와 CMOS Image Sensor (CIS)가 있으며 지금까지는 charge- couple devices (CCDs)를 이용하는 이미지 센서 구조가 널리 이용되었으나, 전력 소비가 크고 readout speed가 떨어지는 등 여러 문제점으로 이를 대체할 새로운 구조가 필요하게 되었다. CIS는 일반 CMOS 공정을 사용하기 때문에 혼성모드 회로와 단일 칩에 집적이 가능하고 전력 소모가 작아 CCD에 비해 전체 시스템 구성에 유리하다. 이러한 장점 때문에 이미지 센서 분야에서 CIS는 현재 가장 활발한 연구 대상이 되고 있으며 특히 저 전력, 저 노이즈, 고속의 CIS 시스템을 갖추기 위해 영상 촬상부와 디지털 신호처리부가 중요시 되고 있다. CIS는 픽셀 내에서 능동 트랜지스터 (active transistor)를 이용하여 빛에 의해 축적된 전하 신호를 전압형태로 변환하는 Active Pixel Sensor (APS)가 보편화 되면서 기존의 Passive Pixel Sensor (PPS)에 비해 상대적으로 noise 특성이 우수한 readout 회로를 얻게 되었다. 이러한 APS 방식의 픽셀구조에서 사용된 트랜지스터의 개수를 줄인 단위 픽셀로 개구율(fill factor)의 향상과 소모 전력을 감소시킨 이미지 센서부와, 신호처리부에서 제한된 시간 내에 데이터를 처리하기 위하여 외부 클럭에 동기화된 고속의 입. 출력이 가능한 저 전력 Dual Port SRAM의 설계를 제안한다.