대용량 메모리를 테스트하기 위한 고속 시스템의 설계

Abstract

단순한 소형 가전에서부터 매우 복잡한 컴퓨터 장비에서까지, 디지털 시스템에서 메모리는 매우 중요한 역할을 맡고 있다. 그리고 시스템이 복잡해질수록 전체에서 메모리가 차지하는 비중이 높아지고 있으며 이는 메모리의 신뢰도가 매우 중요한 문제라는 것을 말해준다. 어떠한 이유에서든 메모리에서 읽은 데이터가 기대한 값과 달라 에러가 발생하고 이것이 누적된다면, 어느 순간에 전체 시스템이 오동작을 하게 된다. 메모리 용량이 크면 전체적으로 에러 발생 횟수가 증가할 수밖에 없으므로, 메모리의 용량이 클수록 더 높은 신뢰도가 요구된다. 대용량 메모리의 신뢰성을 테스트하기 위해서는 다음과 같은 도전적 과제가 있다. 첫째로 메모리 인터페이스를 고속으로 해야 한다. 현재 널리 쓰이는 DDR3 메모리를 예로 들면, 칩당 용량이 수 Gbit에 달하고 데이터 전송속도는 1.6 Gbps 이상이다. Gbps급이라면 수백 ps 마다 1 bit 데이터를 전송하는 것이므로, PCB 전송 선로(trace)의 특성이 매우 중요하다. 둘째로 파워 및 노이즈 문제가 있다. 시스템이 고속일수록 소비전력이 급격히 커지게 되는데 여러 신호가 동시에 0 또는 1로 스위칭하는 경우에 SSO 노이즈 문제가 발생할 수 있다. 복잡한 시스템일수록 많은 파워 소스가 필요하게 되므로, 전원 설계 역시 많이 신경써야 하는 부분이다. 본 논문에서는 대용량 메모리를 효과적으로 테스트하기 위한 고속 시스템을 설계한 과정을 설명하고 이때 발생한 여러 이슈들과 그 원인 및 해결 방법을 제시하고자 한다