ANC 시스템을 위한 FPGA 구현

Abstract

본 논문에서는 소음에 반대되는 위상을 출력하여 소음이 감쇄되는 능동소음제어(Active Noise Control: ANC) 시스템을 고속의 Field-Programmable Gate Arrays (FPGAs)에 설계하고 실제 성능 평가하였다. 구현된 시스템은 크게 두 가지로 2차 경로 시스템과 능동소음제어 시스템으로 나뉜다. 두 시스템 중 2차 경로 추정 시스템이 우선적으로 정해진 시간 동안 동작하게 된다. 정해진 시간이 지나면 2차 경로 추정 시스템은 정지하게 되고, 능동소음제어 시스템이 동작하게 된다. 여기서 2차 경로 추정 시스템은 Least Mean Square (LMS) 알고리즘을 기반으로 동작하고, 능동소음제어 시스템은 능동소음제어에 대표적으로 사용되는 Filtered-X Least Mean Square (FXLMS) 알고리즘을 사용하였다. 2차 경로 추정 시스템의 FPGA 설계 구조는 네 개의 블록으로 구성되어 있으며, 각각의 블록은 다음과 같은 네 가지 역할을 수행한다. 첫 번째 블록은 참조 신호를 받아 배열에 저장을 하고, 두 번째 블록에서는 버퍼에 저장된 참조 신호와 적응필터 계수의 컨볼루션을 수행한다. 그리고 세 번째 블록에서는 전 블록에서 연산된 적응필터의 출력과 오차 신호를 받아 차를 구한 후, 이를 스텝크기 파라미터와 곱한 후 출력한다. 마지막 블록에서는 세 번째 블록에서 연산된 값과 첫 번째 블록의 참조 신호 배열을 이용하여 적응필터의 계수를 갱신한다. 능동소음제어 시스템의 FPGA 설계 구조도 네 개의 블록으로 구성되며 각각의 블록은 다음의 역할을 수행하게 된다. 첫 번째 블록은 참조 신호를 받아 배열에 저장을 한다. 두 번째 블록은 참조 신호 배열과 2차 경로 추정 시스템에서 추정된 2차 경로를 컨볼루션한다. 그리고 참조 신호 배열과 적응필터 계수도 컨볼루션하여 출력한다. 세 번째 블록은 오차 신호를 받아 스텝크기 파라미터와 곱한 후 출력한다. 네 번째 블록에서는 세 번째 블록의 출력과 두 번째 블록의 출력들 그리고 이전 적응필터의 계수를 이용하여 새로운 적응필터의 계수로 갱신한다. 본 논문에서는 설계된 시스템을 검증하였고 실제 환경에 적용시켜 동작을 확인하였다. 설계된 시스템은 동일한 알고리즘으로 제안된 기존의 하드웨어보다 약 7.7 배(78.1 μs/10.08 μs) 빠른 성능을 보였고, 최소 4.8 dB에서 최대 33.1 dB의 소음이 감쇄하는 성능을 보였다.|In this thesis, the field-programmable gate array (FPGA) implementation of an active noise control (ANC) system with the filtered-x LMS (FXLMS) algorithm is proposed. The FPGA is designed with two structures (i.e., off-line secondary path modeling and ANC). Each structure consists of four blocks using a fixed-point arithmetic representation. The proposed structure is realized in Altera Cyclone II. In the simulation, it is shown that the proposed structure perfectly matched with Matlab simulation. Also, both structures took about 504 clocks in one computation iteration. In a duct, the implemented of ANC system reduced noise by about 4.8 dB ～ 33.1 dB.; In this thesis, the field-programmable gate array (FPGA) implementation of an active noise control (ANC) system with the filtered-x LMS (FXLMS) algorithm is proposed. The FPGA is designed with two structures (i.e., off-line secondary path modeling and ANC). Each structure consists of four blocks using a fixed-point arithmetic representation. The proposed structure is realized in Altera Cyclone II. In the simulation, it is shown that the proposed structure perfectly matched with Matlab simulation. Also, both structures took about 504 clocks in one computation iteration. In a duct, the implemented of ANC system reduced noise by about 4.8 dB ～ 33.1 dB.