칩 내장형 패키지의 파괴거동 분석과 신뢰성 향상

Abstract

모바일 산업이 주도하는 고집적 패키징 기술의 추세는 3차원 패키징을 요구하는 것과 동시에 패키지 두께의 박형화, 소형화를 요구하고 있다. 이에 대한 해결책으로 인터포져 내 능동, 수동소자들을 내장시키는 부품내장 기술(embedded IC and passive package)이 그 해결책이 될 수 있다. 부품내장기술은 제한된 실장공간의 효율성을 높이고 실장밀도를 획기적으로 줄일 수 있으며 능동소자와의 배선 길이를 짧게 할 수가 있어 신호의 고속화에 기여할 수 있는 기술이다. 그러나 구조상 칩과 같은 능동소자나 수동소자들이 폴리머 기반의 기판에 내장되어 일체화되기 때문에 다양한 이종 계면, 예를 들면 금속/폴리머, 칩/폴리머, 이종 폴리머 계면에서 발생하는 열응력 및 외부에서 가해지는 파괴 응력 등에 대한 신뢰성을 확보할 수 있는 기술들이 필요하다. 특히 수년 전부터는 환경 규제에 의해 납이 들어간 공정 온도 조성의 솔더(37Pb-63Sn)가 무연 솔더로 대체됨에 따라 공정온도는 수십 도(℃) 이상 상승하였기 때문에 이종 계면에서 받는 열응력에 대한 해석과 신뢰성 있는 계면 형성은 더욱 중요하게 되었다. 따라서 본 논문에서는 칩 내장형 기판을 구현하는 기술적 연구와 함께 구리/폴리머, 이종폴리머 계면, 폴리머/칩 등의 이종계면 신뢰성을 평가 하고 향상시키는 내용에 대해 서술하였으며 이를 통해 낙하 충격 신뢰성을 크게 향상 시킬 수 있는 비아 접속부 구조를 제안하였다.