Si(110) 기판 위에 성장된 고저항 GaN 완충층의 누설전류 분석

Abstract

고출력, 고집적화, 저전력화 등의 장점을 가지고 있는 GaN은 차세대 전력 반도체 재료로 주목받고 있다. GaN은 현재의 기술로는 단결정 ingot 제작 및 기판 형성에 어려움이 있다. 따라서 Si, SiC Sapphire와 같은 이종 기판에 양질의 GaN 벌크 단결정을 형성하기 위해 다양한 연구가 진행 중이다. 본 논문에서는 CMOS에서 다양한 장점을 가지고 있는 Si (110) 기판 위에 GaN을 성장하기 위한 연구를 진행하였다. 이종기판에 에피 성장을 할 때는 격자 부정합 및 열팽창 계수 차이로 인하여 다양한 결함이 발생하며 이를 제어하기 위한 성장법 필요하다. 600 V급 전력 반도체 적용을 위해 암모니아 MBE를 이용하여 다양한 조건에서 Si (110) 기판 위에 고품질 고저항의 GaN 완충층을 성장했다. 전력 반도체의 항복 전압의 특성을 향상시키기 위해 GaN 완충층의 전위와 누설 전류를 감소시키기 위한 성장 조건을 제안하였다. 이와 같이 성장 된 박막의 누설 전류 특성을 확인하기 위해 접촉 저항이 낮고 누설 전류가 적은 오믹 금속의 공정 조건을 최적화 하였다. Ti/Al/Ni/Au를 30/40/60/100 nm의 증착한 오믹 조건에서 RTA를 이용하여 800 ℃에서 60초간 열처리를 통해 0.191 Ω-mm의 접촉 저항을 얻을 수 있었다. 최적화된 오믹 공정 조건을 이용하여 Si (110) 기판 위에 성장 시킨 GaN 완충층의 누설전류 특성과 박막의 품질을 비교하여 분석하였다. 온도와 암모니아의 조건을 변경하여 누설 전류를 분석한 결과 Ga의 BEP (beam equivalent pressure) 6.5e-07, 780 ℃ ,200 sccm의 조건에서 1 μm로 성장한 GaN 완충층의 누설전류 특성이 308 V에서 10 μA로 확인 할 수 있었다. 이 때 312 V 항복 전압 특성을 확인 하였다, 이의 조건에서 두께를 증가하여 고저항 고품질의 GaN 완충층을 얻기 위해 2.6 μm 두께로 단층 성장한 경우 압축 응력에 의해 박막의 크랙이 생기는 것을 확인하였다. 이를 완화하기 위해 LT-AlN, AlN/GaN superlattice 구조의 interlayer 삽입을 통해 고저항, 고품질의 GaN 박막을 얻기 위한 실험을 진행하였다.