대기전력 저감을 위한 1차측 제어 Flyback 컨버터에 관한 연구

Abstract

플라이백(Flyback) 컨버터의 성능을 결정할 수 있는 지표중 하나는 전력변환효율이다. 전력변환효율은 컨버터 내부의 손실 여부에 따라서 결정이 되며, 더 나아가 대기전력까지 영향을 미치게 된다. 최근 각 가정당 보유하는 전자제품의 증가로 인하여 에너지 소모량이 증가되고 있으며, 전체 에너지 소비량 중 약 10%가 대기전력으로 낭비 되고 있다. 이에 따라 국내외적으로 대기전력에 대한 규제를 강화하고 있는 추세이다. 포토커플러와 정전압 레귤레이터 소자를 이용하는 2차 측 제어(Secondary side regulation) 플라이백 컨버터는 소자 수 증가로 인하여 전력손실이 발생하고, 대기전력 규제에 대응하기 어렵다. 따라서 국제 에너지 기구(IEA)에 의한 대기전력 규제치(1W이하)를 만족하기 위해서는 2차 측 제어가 아니고 1차 측 제어(Primary side regulation : PSR)에 의해서만 가능하고, 더 나아가 소자 수 절감을 통한 고전력 밀도화가 가능하다. 따라서 본 논문에서는 Sample & Hold 방식에 의한 1차 측 제어 플라이백 컨버터를 제안하였고, PSIM 툴을 이용한 시뮬레이션을 통하여 제안한 제어 회로의 정상 동작을 확인하였다. 시뮬레이션 결과를 토대로 상용 IC인 LNK6766을 사용하여 24W/12V PSR 플라이백 컨버터를 제작하였으며, 실험을 통하여 국제 에너지 기구 규제치 미만인 24.53mW의 대기전력과 83.98%의 고효율을 달성하였으며, 33.622W/in3의 고전력 밀도를 실현하였다.