의료용 CMOS 엑스선 검출기를 위한 저잡음 및 가변감도 리드아웃 회로

Abstract

최근 헬스 캐어와 의료 진단에 대한 관심이 늘어남에 따라, 의료 및 치과용 영상 시스템을 위한 X-선 검출기는 높은 품질의 영상, 낮은 X-선 선량, 그리고 빠른 구동 속도를 필요로 한다. 이와 같은 요구조건을 만족하기 위해, 기존에 주로 사용하던 a-Si X-선 검출기 보다 더 높은 해상도와 더 낮은 잡음 수준, 더 빠른 속도로 구동 가능한 CMOS X-선 검출기가 개발되고 있다. 게다가, CMOS X-선 검출기의 단점으로 지적되던 웨이퍼 크기에 따라 유효 면적이 제한되는 문제도 여러 개의 CMOS X-선 검출기를 타일링하여 해결하였다. 그러나, 라디오그라피/플루오로스코피가 통합된 의료 시스템이나 인터벤션 영상 시스템 등과 같이 여러 X-선 응용 분야가 하나의 시스템으로 통합하기 위해서는 다양한 민감도를 가진 CMOS X-선 검출기가 필요하다. 또한, 인체 데미지 감소를 위해 X-선 선량을 줄이기 위한 저잡음 리드아웃 회로가 필요하다. 따라서, 본 논문에서는 이중 증폭 픽셀 구조(dual-gain active pixel sensor)와 전하-합(charge-summing) 회로를 사용한 가변감도 CMOS X-선 검출기와 다중-비트 델타-시그마(ΔΣ) 아날로그-디지털 변환기 (ADC)를 활용한 2 종류의 저잡음 리드아웃 회로를 제안하였다. 먼저, X-선에 대한 민감도를 제어하고 잡음을 줄이기 위해 이중 증폭 픽셀 구조와 전하-합 회로를 사용한 다중 민감도 CMOS X-선 검출기를 제안하였다. 제안한 이중 증폭 픽셀 구조는 픽셀 회로 내부의 전압 이득을 조절하여 CMOS X-선 검출기의 높은 또는 낮은 민감도 모드를 지원한다. 또한, 픽셀 내부의 전압 이득은 신호 증폭 시 픽셀에서 발생하는 잡음의 증폭을 억제하여 신호 대 잡음비(SNR)를 개선 할 수 있다. 픽셀 내 신호를 읽기 위한 열-병렬(column-parallel) 리드아웃 회로는 단일경사(single-slope: SS) ADC와 픽셀 비닝(binning)과 아날로그 상관 다중 샘플링(correlated double sampling: CDS)를 위한 전하-합 회로로 구성되어 있다. SS ADC는 12-bit 해상도를 지원하고 순간 전류와 전원 흔들림을 최소화하기 위해 채널 마다 초기값이 각각 다른 그레이코드(gray-code) 카운터를 사용한다. 또한, 회로 면적을 줄이기 위해 연속 방식의 램프 신호 생성기를 적용하였다. 제안한 CMOS X-선 검출기는 100 μm x 100 μm 크기를 가지는 픽셀을 가지고 있으며, 0.18 μm 공정을 사용하여 제작하였다. X-선에 대한 높은 또는 낮은 민감도 조절 모드에서 픽셀 내부의 전압 이득은 각각 0.43 μV/e-와 3.00 μV/e-으로 설계되었으며, 12-bit, 30 fps에서 측정한 결과 출력에서 나타나는 잡음은 각각 366 μV와 400 μV이다. 게다가, 60 fps에서 2 x 2 픽셀 비닝을 적용한 경우 같은 X-선 선량에서 전체 해상도를 30 fps으로 읽은 경우보다 SNR은 2.7 dB만큼 개선되었다. 두 번째로, 저잡음 열-병렬 리드아웃 회로의 첫번째 구조로 연속 근사법(successive approximation: SA)을 기반으로 하는 다중-비트 ΔΣ ADC를 제안하였다. 제안한 ADC는 기존의 SA ADC에 적분기와 필터를 추가하여 ΔΣ 변조(modulation)를 통해 발생하는 잡음을 억제하고 해상도를 높일 수 있다. 게다가, 먼저 제안한 ADC를 사용하여 상위 비트 데이터를 획득하고 내장된 SA ADC를 활용하여 하위 비트 데이터를 획득하는 2단(two-step) 동작을 통해 동작속도를 향상 시킬 수 있다. 제안한 ADC는 12-bit으로 설계되었으며, 648 x 488의 공간 해상도를 가지고 5.6 μm x 5.6 μm의 픽셀 크기를 가지고 있는 픽셀 배열과 함께 0.13 μm 공정으로 제작되었다. 측정 결과, 제안된 ADC의 잡음은 108 μV, 동적 영역(dynamic range)은 60.9 dB를 가지는 것을 확인하였다. 마지막으로, 저잡음 열-병렬 리드아웃 회로의 두번째 구조로 SS 분해기(quantizer)를 활용한 다중-비트 펄스-너비 변조(pulse-width modulated: PWM) ΔΣ ADC를 제안하였다. 제안한 회로에서는, SS 분해기를 활용하여 PWM 신호의 펄스 폭을 다중-비트 데이터로 변환을 통해 다중-비트 ΔΣ 변조가 구현된다. ΔΣ 변조의 다중-샘플링(multi-sampling)을 통해 잡음이 낮아지고, 단일-비트 ΔΣ ADC에 단일 경사 신호만을 추가하여 다중-비트 ΔΣ ADC을 구현함에 따라 회로 면적을 줄일 수 있다. 제안한 ADC는 12-bit으로 설계되었으며, 580 x 450의 공간 해상도를 가지고 5 μm x 5 μm의 픽셀 크기를 가지고 있는 픽셀 배열과 함께 0.13 μm 공정으로 제작되었다. 측정 결과, 제안된 ADC의 잡음은 65 μV, 그리고 동적 영역은 70.4 dB를 가지는 것을 확인하였다.|In recent years, as interest in human health-care and medical diagnosis has continued to increase, X-ray detectors for medical imaging systems now require high image quality, low X-ray dosage, and fast operating speeds. To meet these requirements, complementary metal-oxide semiconductor (CMOS) X-ray detectors have been developed to achieve higher resolution, lower noise, and faster speeds than the widely used amorphous silicon (a-Si) X-ray detectors. In addition, the area-related issues in CMOS X-ray detectors, which are limited by wafer size, can be solved by tiling several X-ray detectors using the stitching process. But in order to integrate various X-ray imaging applications into one X-ray imaging system such as radiography/fluoroscopy or interventional medical system, a variable-sensitivity CMOS X-ray detector is required. In addition, the exposed X-ray dosage should be reduced to avoid any damage to the human body; a low-noise readout circuit is thus required. This dissertation proposes a variable-sensitivity CMOS X-ray detector with a dual-gain active pixel sensor (APS) and a charge-summing circuit for pixel binning to solve these problems, as well as two types of low-noise readout circuits that employ a multi-bit delta-sigma (ΔΣ) analog-to-digital converter (ADC). First, a CMOS X-ray detector with dual-gain pixels and charge-summing circuits is proposed to control sensitivity against X-ray dosage and to reduce random noise. The proposed dual-gain APS, which employs in-pixel gain control, supports both low- and high-sensitivity modes for the CMOS X-ray detector. The in-pixel gain control suppresses the amplification of the pixel noise, thereby improving the signal-to-noise ratio (SNR). The column-parallel readout circuits include the single-slope (SS) ADCs and the charge-summing circuits for pixel binning and analog correlated double sampling (CDS). The SS ADCs with 12-bit bit depth adopt gray-code counters with different initial values to reduce power fluctuations and peak current; in addition, they employ a continuous-type ramp generator to reduce the active area. The proposed CMOS X-ray detector with a spatial resolution of 1,300 x 1,300 and a pixel size of 100 μm x 100 μm was fabricated using a 0.18 μm 1-poly 4-metal (1P4M) CMOS process. In the high- and low-sensitivity modes, the in-pixel gains were designed to be 0.43 μV/e- and 3.00 μV/e-, respectively; the measured random noises are 366 μV and 400 μV, respectively, at 12-bit bit depth and 30 fps. In addition, the SNR of the 2  2 pixel binning with 60 fps is increased by 2.7 dB compared with that of the full resolution with 30 fps in the same X-ray dosage. Second, a multi-bit ΔΣ ADC based on successive approximation (SA) is proposed for low-noise column-parallel readout circuits. The SA-based ADC suppresses random noise by embedding the integrator and decimation filter into the conventional SA ADC. In addition, the operating speed is increased by two-step operations, using the SA-based ADC for the first step and the embedded SA ADC for the second step. The 12-bit SA-based ΔΣ ADC with 12-bit bit depth was fabricated using a 0.13 μm 1P4M CMOS process with a pixel array that has a spatial resolution of 648 x 488 and a pixel size of 5.6 μm x 5.6 μm. The measurement results show a random noise of 108 μV and a dynamic range of 60.9 dB. Finally, a multi-bit pulse-width modulated (PWM) ΔΣ ADC using an SS quantizer is proposed for low-noise column-parallel readout circuits. In the PWM-ΔΣ ADC, the multi-bit ΔΣ modulation converts the pulse-width of the PWM signal into multi-bit data using a single-slope quantizer. This suppresses the random noise through multi-sampling and reduces the active area of the multi-bit ΔΣ ADC by inserting a ramp signal into a single-bit ΔΣ ADC. The PWM-ΔΣ ADC with 12-bit bit depth was fabricated using a 0.13 μm 1P4M CMOS process with a pixel array that has a spatial resolution of 580 x 450 and a pixel size of 5 μm x 5 μm. The measured random noise and dynamic range are 65 μV and 70.4 dB, respectively.; In recent years, as interest in human health-care and medical diagnosis has continued to increase, X-ray detectors for medical imaging systems now require high image quality, low X-ray dosage, and fast operating speeds. To meet these requirements, complementary metal-oxide semiconductor (CMOS) X-ray detectors have been developed to achieve higher resolution, lower noise, and faster speeds than the widely used amorphous silicon (a-Si) X-ray detectors. In addition, the area-related issues in CMOS X-ray detectors, which are limited by wafer size, can be solved by tiling several X-ray detectors using the stitching process. But in order to integrate various X-ray imaging applications into one X-ray imaging system such as radiography/fluoroscopy or interventional medical system, a variable-sensitivity CMOS X-ray detector is required. In addition, the exposed X-ray dosage should be reduced to avoid any damage to the human body