고속 SAR ADC를 위한 4x1 입력 샘플링 네트워크

Abstract

커뮤니케이션 시스템이 더 빠른 컨버터를 필요로 하고, 새로 나오는 CMOS 기술들이 더 이상 속도면 에서 상당한 이점을 얻지 못함에 따라 최근 몇 년간 TI(time-interleaved) ADC(analog-to-digital converter)가 인기를 얻고 있다. 그리고 SAR(successive approximation register) ADC가 쓰임에 따라 구조를 바꿀 수 있는 유연성, 전력 효율성과 디지털 CMOS 공정에서의 적합성으로 high-speed medium-resolution application에서 Flash ADC와 Pipeline ADC 보다 많이 채택되고 있다. 그리하여, 고도로 최적화된 SAR ADC와 time-interleaved front-end sampler의 결합은 고속 컨버터를 다루기 위한 강력한 구조가 된다.[1] TI-ADC는 입력 신호를 순차적으로 받아들이는 샘플링 스위치들을 가지고 있다. 입력 샘플링 스위치의 선형성은 ADC 성능에 직접적인 영향을 끼친다. 그러므로 본 논문에서는 고주파에서 50dB이상의 좋은 선형성을 가지고 T/H 샘플링 스위치 입력의 진폭 의존 임피던스 변조신호를 줄이기 위해 bootstrapped 입력 스위치를 사용하였다. T/H 샘플링 스위치에서 hold된 값의 signal-feedthrough를 보상해 주기 위해 cross-coupled dummy transistor를 사용하였다. 전면 단이 바라보는 캐패시턴스를 줄이기 위해 사용하는 샘플링된 입력을 받는 buffer는 대역폭과 이득 면에서 우수한구조인 source follower stage의 주된 경로와 common source stage의 보조 경로가 결합된 구조의 버퍼를 사용하였다. TI 구조는 4x1 fan out의 차동 쌍의 형태로 구성하였다.

본 TI-ADC는 28-nm CMOS 공정을 사용하였고, 총 4GS/s 샘플링 주파수에서 동작하고, 1GS/s 하위 채널 샘플링 속도로 동작하며, 2GHz 급 입력 주파수를 넣고, 출력로드는 1GS/s 속도에 동작하는 SAR ADC의 입력단을 모방하였다. 이를 통해 하위 채널의 샘플링 스위치의 출력, 즉 SAR ADC가 받아들이는 입력단의 차동 쌍에서 55.9dB의 SFDR을 달성하였다.