저전력 고해상도 이상-시간 델타-시그마 모듈레이터 설계

Abstract

집적회로 기술의 발달은 휴대용 전자기기의 소형화 및 다양한 응용분야를 만들어 냈다. 따라서 휴대용 전자기기의 신뢰성 높은 동작을 위하여 아날로그-디지털 변환기 (analog-to-digital converter, ADC)는 가장 중요한 역할을 하고 있으며, 다른 ADC에 비해 공정 변화에 민감하지 않은 저전력 고해상도 델타-시그마 ADC의 연구가 활발하게 진행되고 있다. 본 논문에서는 다양한 휴대용 전자기기에서 사용될 수 있는 저전력 고해상도 ADC 구현을 위한 델타-시그마 모듈레이터 (delta-sigma modulator, DSM)의 설계 기법에 대하여 연구하였다. 제안된 회로는 높은 oversampling ratio (OSR)를 통해 높은 해상도를 얻도록 하였으며 cascade of integrators with feedforward (CIFF) 구조를 사용하여 저전력으로 동작할 수 있게 하였다. 이는 각 적분기의 출력 범위를 감소시켜 operational transconductance amplifier (OTA)의 출력 headroom 조건을 완화시킨다. 설계된 모듈레이터는 0.35 um complementary metal oxide semiconductor (CMOS) 공정을 이용하여 제작되었다. OSR은 128이고 샘플링 주파수 256 kHz로 동작한다. 1 kHz 신호 대역에서 signal-to-noise ratio (SNR)는 96.6 dB, signal-to-noise distortion ratio (SNDR)는 95.3 dB를 달성하였다. 3.3 V 전원전압에서 총 0.4 mW의 전력을 소모하며 칩의 면적은 0.35 mm^2 이다.|In this paper, a study on design of low power and high resolution delta-sigma modulator (DSM) is presented which can be used for the variety portable devices. The proposed circuit achieves high resolution from high oversampling ratio (OSR). The DSM can be operated with low power using cascade of integrators with feedforward (CIFF) structure. This reduces the output range of each integrator to reduce the output headroom of the operational transconductance amplifier (OTA).

The designed modulator was fabricated using 0.35 um CMOS process. The OSR was 128, and the sampling frequency was 256 kHz. At a 1 kHz bandwidth, the SNR was 96.6 dB, and the SNDR was 95.3 dB. The measured total power dissipation was 0.4 mW at a 3.3 V supply voltage, and the chip core size is 0.35 mm^2.; In this paper, a study on design of low power and high resolution delta-sigma modulator (DSM) is presented which can be used for the variety portable devices. The proposed circuit achieves high resolution from high oversampling ratio (OSR). The DSM can be operated with low power using cascade of integrators with feedforward (CIFF) structure. This reduces the output range of each integrator to reduce the output headroom of the operational transconductance amplifier (OTA).

The designed modulator was fabricated using 0.35 um CMOS process. The OSR was 128, and the sampling frequency was 256 kHz. At a 1 kHz bandwidth, the SNR was 96.6 dB, and the SNDR was 95.3 dB. The measured total power dissipation was 0.4 mW at a 3.3 V supply voltage, and the chip core size is 0.35 mm^2.