248 0

Full metadata record

DC FieldValueLanguage
dc.contributor.advisor김래영-
dc.contributor.author양시석-
dc.date.accessioned2020-02-11T03:55:39Z-
dc.date.available2020-02-11T03:55:39Z-
dc.date.issued2020-02-
dc.identifier.urihttps://repository.hanyang.ac.kr/handle/20.500.11754/123694-
dc.identifier.urihttp://hanyang.dcollection.net/common/orgView/200000436881en_US
dc.description.abstract본 논문에서는 GaN HEMT의 안정적 구동을 위한 기생 인덕턴스 저감 설계 기법이 제안된다. 기생 인덕턴스 저감을 위해 GaN HEMT의 패키지에 영향을 받지 않는 다중 루프가 적용 된 수직 격자 루프 구조를 제안한다. 제안 된 수직 격자 루프 구조는 기준이 되는 루프를 선정하고 기준 루프와 동일한 루프를 층층이 쌓아 설계한다. 설계 시 인접한 전류 경로의 전류 방향을 반대로 설계하여 자속 상쇄를 증가시켜 보다 많은 기생 인덕턴스를 저감한다. 본 논문에서는 제안한 수직 격자 루프 구조의 기생 인덕턴스의 저감 기법의 유효성을 시뮬레이션과 실험으로 검증한다.-
dc.publisher한양대학교-
dc.titleGaN HEMT의 안정적 구동을 위한 수직 격자 루프 구조의 기생 인덕턴스 저감 설계 기법-
dc.title.alternativeParasitic Inductance Reduction Design Method of Vertical Lattice Loop Structure for Stable Driving of GaN HEMT-
dc.typeTheses-
dc.contributor.googleauthor양시석-
dc.contributor.alternativeauthorSI-SEOK YANG-
dc.sector.campusS-
dc.sector.daehak대학원-
dc.sector.department전기공학과-
dc.description.degreeMaster-
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > ELECTRICAL ENGINEERING(전기공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE