| 2004-10 | A Reconfigurable Test Access Mechanism for Embedded Core Test | 박성주 |
| 2011-08 | Redundancy TSV 연결 테스트를 위한 래퍼셀 설계 | 박성주 |
| 2014-01 | Reliability issues for automobile SoCs | 박성주 |
| 2021-08 | Reliable Test Architecture with Test Cost Reduction for Systolic based DNN accelerators | 박성주 |
| 2015-11 | SCAN-PUF: PUF Elements Selection Methods for Viable IC Identification | 박성주 |
| 2002-11 | A simple wrapped core linking module for SoC test access | 박성주 |
| 2002-11 | A Simple Wrapped Core Linking Module for SoC Test Access | 박성주 |
| 2016-10 | Test Access Mechanism for Automotive Chips through Vehicular Control Networks | 박성주 |
| 2021-07 | Test Architecture for Systolic Array of Edge-Based AI Accelerator | 박성주 |
| 2019-02 | Time Division Multiplexing based Test Access for Stacked ICs | 박성주 |
| 2021-11 | Time Multiplexed LBIST for in-field testing of Automotives AI Accelerators | 박성주 |
| 2018-08 | Time-Multiplexed 1687-Network for Test Cost Reduction | 박성주 |
| 2016-07 | Time-multiplexed test access architecture for stacked integrated circuits | 박성주 |
| 2000-01 | TMS320C67x 기반 병렬신호처리시스템의 설계와 성능분석 | 박성주 |
| 2013-01 | TSV 기반 3D IC Pre/Post Bond 테스트를 위한IEEE 1500 래퍼 설계기술 | 박성주 |
| 2017-02 | 간헐적 재난의 효과적인 관리를 위한 협력적 네트워크의 역할 | 박성주 |
| 2003-03 | 계층적 SoC 테스트 접근을 위한 명령어 기반 코아 연결 모듈의 설계 | 박성주 |
| 2003-01 | 계층적 SoC 테스트 접근을위한 플래그 기반 코아 연결 모듈의 설계 | 박성주 |
| 2004-09 | 고성능 병렬 CRC 생성기 설계 | 박성주 |
| 2005-07 | 논리 최적화 기법을 이용한 병렬 CRC 회로 설계 | 박성주 |
| 2005-07 | 논리 최적화 기법을 이용한 병렬 회로 설계 CRC | 박성주 |
| 2005-05 | 다중 시스템 클럭과 이종 코아를 가진 시스템 온 칩을 위한 연결선 지연 고장 테스트 제어기 | 박성주 |
| 2005-05 | 다중 시스템 클럭과 이종 코아를 가진 시스템 온 칩을 위한 연결선 지연 고장 테스트 제어기 | 박성주 |
| 2006-01 | 다중 시스템 클럭으로 동작하는 보드 및 SoC의 연결선 지연 고장 테스트 | 박성주 |
| 2014-12 | 메모리 데이터의 신뢰성 향상을 위한 LDPC의 효과적 사용 | 박성주 |
| 2000-11 | 부분스캔을 고려한 최적화된 상태할당 기술 개발 | 박성주 |
| 2001-06 | 상위·하위 수준에서 통합된 테스트 합성 기술의 개발 | 박성주 |
| 2000-05 | 상태 천이 분석에 의한 부분 스캔 기술 | 박성주 |
| 2000-08 | 상태 천이 분석에 의한 부분스캔 기술 | 박성주 |
| 2009-02 | 스캔 기반 사이드 채널 공격에 대한 새로운 AES 코아 키 보호 기술 | 박성주 |
