136 0

Pixel and Power Management Circuits for High Image Quality and Low Power OLED-on-Silicon Microdisplays

Title
Pixel and Power Management Circuits for High Image Quality and Low Power OLED-on-Silicon Microdisplays
Other Titles
고화질, 저전력 OLED-on-Silicon 마이크로 디스플레이를 위한 화소 및 전원 회로
Author
Bong-Choon Kwak
Alternative Author(s)
곽봉춘
Advisor(s)
권오경
Issue Date
2018-08
Publisher
한양대학교
Degree
Doctor
Abstract
최근 몇 년간, 가상 현실 (VR) 및 증강 현실 (AR) 애플리케이션을 위한 OLEDoS (organic light-emitting diode-on-silicon) 마이크로디스플레이는 화소 회로 및 구동 회로를 통하여 디스플레이의 성능을 향상시키기 위해 연구되고 있다. 높은 몰입감과 매끄러운 VR 및 AR 어플리케이션을 위해서, OLEDoS 마이크로디스플레이의 화소 회로는 높은 이미지 품질을 달성하기 위해 높은 해상도와 높은 휘도를 가져야 한다. 또한 구동 회로 중의 하나인 전원 관리 회로는 OLEDoS 마이크로디스플레이의 화소 회로에 대해 음 및 양의 전원 공급 전압을 생성해야 한다. 전원 관리 회로는 낮은 전력 소비를 달성할 수 있도록 저 부하 조건에서 높은 전력 효율을 요구 한다. 따라서 본 논문에서는 고화질 및 저전력 OLEDoS 마이크로디스플레이를 구현하기 위해 다양한 화소 회로와 전원 관리 회로를 연구하였다. 먼저, 유기 발광 다이오드 (OLED)의 전기적 특성 변화에 영향을 받지 않는 화소 회로가 제안하였다. 제안한 화소 회로는 0.4인치의 VGA 해상도와 6비트 계조 범위를 가지는 OLEDoS 마이크로디스플레이를 위해 데이터 전압 범위를 확장한다. 제안한 화소 회로는 5개의 p 채널 MOSFET (metal oxide semiconductor field-effect transistors)과 하나의 저장 커패시터를 사용하여 구현되어 12.6  4.2 μm2의 서브 화소 면적에 집적 될 수 있다. 제안한 화소 회로는 다이오드 연결 트랜지스터 (diode-connected transistor)를 소스 팔로워 (source follower)의 능동 로드로 사용하여 OLED의 전기적 특성 변화에 대한 내성을 향상 시키고 데이터 범위를 확장 시킨다. 제안한 화소 회로는 3.3 V 소자를 사용하는 0.35 μm 표준 CMOS (complementary metal-oxide-semiconductor) 공정으로 제작하였다. OLED의 애노드 (anode) 전압이 0 V 일 때 제작된 11개의 화소 샘플에서 측정한 발광 전류의 편차의 범위는 –0.43% 에서 +0.42% 이다. 또한, OLED의 애노드 전압이 0 V 에서 2.5 V 까지 변화하는 상태에서, 측정 된 발광 전류의 편차의 범위는 –0.21% 에서 +0.37% 이다. 더욱이, 데이터 전압 범위가 1.25 V로 확장 된다. 두 번째로, 높은 해상도와 높은 휘도 균일성을 위해 4개의 p 채널 MOSFET과 하나의 저장 커패시터로 구성된 화소 회로를 제안하였다. 제안한 화소 회로는 구동 트랜지스터의 문턱 전압 (VTH) 편차를 보상하여 휘도 균일성을 개선한다. 또한, 데이터 전압 범위를 확장 하여 발광 전류를 정밀하게 제어 할 수 있다. 제안한 화소 회로는 6 V 고전압 소자를 사용하는 90 nm 표준 CMOS 공정으로 제작 하였으며, 2822 ppi (인치 당 화소 수)에 해당하는 3.0  9.0 μm2의 서브 화소 면적을 차지한다. 제안한 화소 회로의 성능을 검증하기 위해 24개의 제작된 화소 샘플로부터 발광 전류를 측정하였다. 구동 트랜지스터의 VTH 편차를 보상하지 않았을 때, 측정한 발광 전류의 편차는 VTH 가 –7.19 mV 에서 +7.19 mV를 편차를 가지는 상태에서 –17.48% 에서 +14.40%까지의 범위를 갖는다. 반면에, 구동 트랜지스터의 VTH 편차를 보상할 때, 측정한 발광 전류의 편차의 범위는 –1.63% 에서 +1.15% 사이이다. 또한, 제안한 화소 회로는 데이터 전압의 범위를 최대 1.29 V까지 확장 시키는데 이는 최대 발광 전류를 발생 시키는 구동 트랜지스터의 소스-게이트 전압보다 1.81배 더 넓다. 더욱이, 제안한 화소 회로의 최대 휘도는 -45°C에서 60°C의 온도 범위에서 292.5 에서 303.8 cd/m2 사이를 유지한다. 마지막으로, OLEDoS 마이크로디스플레이의 화소 전원 공급을 위해 전력 효율이 높은 단일 인턱터 바이폴라 출력 (SIBO) DC-DC 컨버터를 제안하였다. 제안한 SIBO DC-DC 컨버터는 히스테리시스 스킵핑 (hystereric skipping) 방식을 사용하여 화소 회로의 음의 출력 전압 (VON)을 조절하는데 스위칭 동작 수를 줄여 전력 효율을 향상하였다. 또한 VON 보다 높은 우선순위로 화소 회로의 양의 출력 전압 (VOP)을 조절하므로 화소 휘도 변화에 영향을 미치지 않는다. 제안한 SIBO DC-DC 컨버터는 30 mA의 최대 부하 전류, 4.80 V의 VOP 및 -2.50 V의 VON 으로 설계 하였다. 이 SIBO DC-DC 컨버터는 8 V의 고전압 소자가 있는 90 nm CMOS 공정으로 제작 하였다. 측정 결과, 부하 전류가 20 mA 일 때, VOP 및 VON 의 리플은 각각 17 mV 및 50 m 이다. VOP 및 VON의 로드 레귤레이션은 각각 0.03 mV/mA 및 0.06 mV/mA 이다. 그리고 VOP 및 VON의 라인 레귤레이션은 각각 1.25 mV/V 및 2.50 mV/V 이다. 또한 측정 된 최대 전력 효율은 90.1% 이다. 따라서 제안한 화소 회로 및 전원 관리 회로는 고화질 및 저전력 소모가 요구되는 OLEDoS 마이크로디스플레이에 적용 될 수 있을 것으로 기대한다.
In recent years, organic light-emitting diode-on-silicon (OLEDoS) microdisplays have been studied in an attempt to enhance the display performance using pixel and its driving circuits for virtual reality (VR) and augmented reality (AR) applications. For highly immersive and highly seamless VR and AR applications, the pixel circuits of the OLEDoS microdisplays are required to have high resolution and high luminance to achieve high image quality. In addition, the power management circuits, which are one of the driving circuits, should generate the negative and positive power supply voltages for the pixel circuits of the OLEDoS microdisplays. The power management circuits have been demanded for high power efficiency at low load condition so that they can achieve low power consumption. Therefore, in this dissertation, various pixel circuits and power management circuits have been researched to realize high image quality and low power OLEDoS microdisplays. First, a pixel circuit, which is immune to the electrical characteristic variation of organic light-emitting diodes (OLEDs), is proposed. In addition, it extends the range of a data voltage for OLEDoS microdisplays with a 0.4-inch VGA (640  480) resolution and a 6-bit gray scale. The proposed pixel circuit is implemented using five p-channel metal oxide semiconductor field-effect transistors (MOSFETs) and one storage capacitor so that it can be integrated into a sub-pixel area of 12.6  4.2 μm2. The proposed pixel circuit employs a source follower with a diode-connected transistor as an active load, and thus improves the immunity against the electrical characteristic variation of the OLEDs and extends the data voltage range. The proposed pixel circuit was fabricated in a 0.35 μm standard complementary metal-oxide-semiconductor (CMOS) process with 3.3 V devices. The deviation in the measured emission current ranges from –0.43% to +0.42% among the fabricated 11 pixel samples when the anode voltage of the OLED is 0 V. Also, the deviation in the measured emission current ranges from –0.21% to +0.37% in pixel samples, while the anode voltage of the OLED varies from 0 to 2.5 V owing to the electrical characteristic variation of the OLEDs. Moreover, the data voltage range is extended to 1.25 V. Second, a pixel circuit consisting of four p-channel MOSFETs and one capacitor is proposed for high resolution and high luminance uniformity of OLEDoS microdisplays. The proposed pixel circuit improves the luminance uniformity by compensating for the threshold voltage (VTH) variation of the driving transistors. In addition, it extends the range of data voltage and thus can precisely control the emission current. The proposed pixel circuit was fabricated in a 90 nm CMOS process with 6 V high voltage devices and occupies a sub-pixel area of 3.0  9.0 μm2, corresponding to a resolution of 2822 pixels per inch. To verify the performances of the proposed pixel circuit, the emission current was measured from 24 fabricated pixel samples. When the Vth variation is not compensated for, the deviation of the measured emission current ranges from –17.48% to +14.40% with a deviation of Vth from –7.19 mV to +7.19 mV. On the other hand, when the Vth variation is compensated for, the deviation of the measured emission current ranges from –1.63% to +1.15%. Moreover, the proposed pixel circuit extends the range of the data voltage up to 1.29 V, which is 1.81 times wider than the source-gate voltage of the driving transistor, which generates the maximum emission current. In addition, the maximum luminance of the proposed pixel circuit is maintained between 292.5 and 303.8 cd/m2 in the temperature range of –45°C to 60°C. Finally, a highly power-efficient single-inductor bipolar-output (SIBO) DC-DC converter is proposed for the pixel power supply of the OLEDoS microdisplays. The proposed SIBO DC-DC converter regulates the negative output voltage of the pixel circuit (VON) using a hysteretic skipping to reduce the number of switching operations, resulting in increasing power efficiency. In addition, it regulates the positive output voltage of the pixel circuit (VOP) with a higher priority than VON, thus having little influence on pixel luminance variations. The proposed SIBO DC-DC converter was designed with a maximum load current of 30 mA, a VOP of 4.80 V, and a VON of –2.50 V. It was fabricated in a 90 nm CMOS process with high voltage devices of 8 V. The measurement results showed that the ripples of the VOP and VON were measured to be 17 mV and 50 mV, respectively, when the load current was 20 mA. The load regulations of the VOP and VON were measured to be 0.03 mV/mA and 0.06 mV/mA, respectively. The line regulations of the VOP and VON were measured to be 1.25 mV/V and 2.50 mV/V, respectively. In addition, the measured maximum power efficiency was 90.1%. Therefore, it is expected that the proposed pixel circuits and power management circuit can be adopted for OLEDoS microdisplays requiring high image quality and low power consumption.
URI
http://dcollection.hanyang.ac.kr/common/orgView/000000106868http://repository.hanyang.ac.kr/handle/20.500.11754/75602
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > NANOSCALE SEMICONDUCTOR ENGINEERING(나노반도체공학과) > Theses (Ph.D.)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE