TSV 모델링과 3D IC에서 발생하는 여러 결함에 따른 전기적 특성 변화 진단

Abstract

최근 여러 기업에서 반도체 미세 공정의 한계를 극복할 후공정 기술인 TSV(Through Silicon Via)를 적극 개발 중에 있다. 하지만 공정 Process 중에 발생하는 TSV의 여러 Fault로 인해 수율이 떨어져 TSV의 기술 도입이 힘든 상황이다. TSV Process 중에는 TSV Open Fault, TSV Void Fault, TSV Pin-hole Fault와 같은 여러 가지 Fault가 발생할 수 있으며, 특히 Open Fault와 같은 경우에는 저주파 영역에서 전기적으로 완전히 끊어지는 특성을 나타내기 때문에 이와 같은 Fault가 발생한다면 제품에 치명적인 영향을 미칠 수가 있다. 본 논문에서는 TSV Process 및 3D IC에서 발생할 수 있는 여러 가지 Fault들에 대해 3D 모델링을 진행하고 이때의 S-parameter 추출을 통해 주파수 특성의 변화를 확인해본다. 또한, 정상적인 TSV와 Fault가 발생한 TSV에 대해 시뮬레이션 적으로 Signal을 인가하며 Fault가 발생했을 때 입력된 Signal 파형이 출력단에서 어떤 식으로 변화하여 나타나는지를 확인해본다. 그리고 이러한 변화를 확인하며 TSV Process 테스트 과정에서 TSV Fault 및 3D IC에서 발생하는 Interconnection Fault를 효율적으로 검출할 수 있는 방법에 대해 제시한다.