Browsing "COMPUTER SCIENCE(소프트웨어학부)" byAuthor박성주

Jump to:
All A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
  • Sort by:
  • In order:
  • Results/Page
  • Authors/Record:

Showing results 79 to 105 of 105

Issue DateTitleAuthor(s)
2003-03계층적 SoC 테스트 접근을 위한 명령어 기반 코아 연결 모듈의 설계박성주
2003-01계층적 SoC 테스트 접근을위한 플래그 기반 코아 연결 모듈의 설계박성주
2004-09고성능 병렬 CRC 생성기 설계박성주
2005-07논리 최적화 기법을 이용한 병렬 CRC 회로 설계박성주
2005-07논리 최적화 기법을 이용한 병렬 회로 설계 CRC박성주
2005-05다중 시스템 클럭과 이종 코아를 가진 시스템 온 칩을 위한 연결선 지연 고장 테스트 제어기박성주
2005-05다중 시스템 클럭과 이종 코아를 가진 시스템 온 칩을 위한 연결선 지연 고장 테스트 제어기박성주
2006-01다중 시스템 클럭으로 동작하는 보드 및 SoC의 연결선 지연 고장 테스트박성주
2014-12메모리 데이터의 신뢰성 향상을 위한 LDPC의 효과적 사용박성주
2009-02스캔 기반 사이드 채널 공격에 대한 새로운 AES 코아 키 보호 기술박성주
2010-02스캔 설계된 AES 코아의 효과적인 비밀 키 보호 기술박성주
2004-08재구성 가능한 시스템 칩 테스트 제어기술의 개발박성주
2005-06저 전력 시스템 온 칩 설계를 위한 버스 분할 기술박성주
2007-11저비용 SoC 테스트를 위한 IEEE 1500 래퍼 및 테스트 제어박성주
2007-05저비용 SoC 테스트를 위한 IEEE 1500 래퍼 설계박성주
2006-10저전력 테스트 데이터 압축 개선을 위한 효과적인 기법박성주
2015-10차량용 SoC의 신뢰성 향상을 위한 CAN 통신 기반의 고장진단 플랫폼 설계박성주
2006-11천이 지연 고장 테스트를 위한 IEEE 1500 래퍼 셀 설계박성주
2007-11천이 지연 고장 테스트를 위한 개선된 IEEE 1500 래퍼 셀 및 인터페이스 회로 설계박성주
2007-02칩 및 코아간 연결선의 지연 고장 테스트박성주
2008-06크로스토크 방지 기술을 적용한 칩 제작기법에서의 클럭 넷 쉴드 처리에 의한 셀 면적 오버헤드 개선박성주
2013-07테스트 비용 절감을 위한 스캔체인 기반의 저전력 테스트 패턴 압축기술박성주
2004-01테스팅 및 저전력을 고려한 최적화된 상태할당 기술 개발박성주
2006-11파이프라인 구조를 적용한 병렬 CRC 회로 설계박성주
2005-11파이프라인 구조를 적용한 병렬 CRC 회로 설계박성주
2008-04효율적인 SoC 테스트를 위한 온/오프-칩 버스 브리지 활용기술에 대한 연구박성주
2008-04효율적인 SoC테스트를 위한 온/오프-칩 버스 브리지 활용기술에 대한 연구박성주

BROWSE