Comparative Analysis of CMOS Latched Comparators for High-Speed Wireline Interface

Abstract

This thesis presents fair comparisons of four prevalent or latest CMOS latched comparators against the different criteria. Since CMOS latched comparators have different pros and cons for each latched comparator and various circuit systems demand different characteristics, some may be vulnerable to implementation in a high-speed wireline interface. Therefore, comparisons of the clock-to-Q delay characteristics and the kickback noise characteristics are vital. For the apple-to-apple comparisons, the input pair’s sizes are identically designed and simulated in 40-nm CMOS technology. The four latched comparators are compared and analyzed with sampling abilities which are presented as shmoo plots in this paper, the clock-to-Q delay characteristics at fair operating points, and the common-mode and differential kickback noise. According to the post-layout simulations, StrongArm latch offers significant benefits in terms of low power consumption and zero-static current characteristics. In the case of a modified double-tail latch, it proves to be well-suited for the PAM scheme due to its high immunity to variations in input common-voltage and minimal kickback noise. On the other hand, the track-and-regenerate slicer, despite its drawbacks of high power consumption and static currents, exhibits the shortest clock-to-Q delay and is thus suitable for ultra-high-speed circuits. Furthermore, the implementation of a single-clock-phase sense amplifier combines the advantages of the StrongArm latch's single-tail structure with improved clock-to-Q delay, making it a valuable choice for practical circuit designs.|본 논문은 40nm CMOS에서 수행된 포스트-레이아웃 시뮬레이션 결과를 바 탕으로 4가지 유형의 CMOS 비교기에 대한 비교 분석을 수행하여 각 CMOS 비교기의 장단점을 보여준다. 포스트 레이아웃 시뮬레이션 결과에 따르면, 스트롱암 래치가 저전력 및 무 정전류 설계에 뚜렷한 장점이 있음을 보여준다. 개선된 이중 단 래치는 입력 공통 전압 변동에 가장 둔감하고, 킥백 잡음이 가장 적기 때문에 펄스 진폭 변조 기술에 적합하다는 장점을 보여준다. 트랙 및 리제너레이션 비교기는 전 력 소모가 가장 크고 정전류가 흐르는 단점이 있지만, 가장 빠른 동작 속도를 보여주므로 초고속 회로 설계에 적합하다. 단일 클럭 위상 감지 증폭기는 스 트롱암 래치의 단일 테일 구조의 장점을 유지하고, 더 나은 속도를 보여주기 때문에 실제 회로 설계에 구현할 가치가 충분히 크다는 장점이 있다. 이 논문은 다양한 응용을 위한 스트롱암 래치, 개선된 이중 단 래치, 트랙 및 리제네레이션 비교기 및 단일 클럭 위상 감지 증폭기의 활용 방법을 제시 한다.