오차 운동에 둔감한 고정도 웨이퍼 평탄도 측정 기술

Abstract

본 연구에서는 측정 환경 제한, 대형화, 고가화, 고정밀화에 대응 가능한 고정밀 평탄도 형상 프로파일 측정 시스템을 제안하였다. 제안된 웨이퍼 평탄도 형상 프로파일 측정 시스템은 웨이퍼의 평탄도 측정 결과에 큰 영향을 미치는 환경적 요인과 구동오차 성분을 제거하고 고정밀 평탄도 형상 프로파일을 측정하기 위해 푸리에 모델 기반 멀티 프로브 오차 분리 방법을 적용하여 새로운 회전구동오차 분리 및 보상 알고리즘을 개발하였다. 개발된 알고리즘을 적용하여 웨이퍼 평탄도 측정을 방해하는 회전구동오차 성분을 제거하기 위하여 측정 시 유입되는 기하학적 오차항들에 대해 분석하여 푸리에 기반 멀티 프로브 방법의 엄밀한 모델식을 수립하고 이를 적용해서 웨이퍼 평탄도 형상 프로파일 측정 시스템을 설계 및 구축하였다. 그리고 개발된 알고리즘의 적용 가능성을 검토하기 위해 시뮬레이션을 수행되었고 이를 바탕으로 실험적 검증을 수행하여 제안된 기술의 성능이 검증되었다. 수행된 실험은 개발된 알고리즘의 성능을 검증하기 위한 2개의 프로브 배치 각도에서 동시 측정하는 방법으로 형상 프로파일 성분 비교 실험을 수행하여 개발된 푸리에 기반 멀티 프로브 오차 분리 및 보상 알고리즘의 성능이 검증되었다. 또 제안된 시스템의 성능 검증을 위해 기존 시스템과 비교 실험 및 반복 측정 실험이 수행되어 제안된 고정밀 웨이퍼 평탄도 측정 시스템의 성능이 검증되었다. |In this research, a highly accurate wafer flatness form profile measurement that is invariant to the measuring environment and enlargement of wafers and can satisfy the demands for high accuracy without increasing the cost of the measurement system is proposed. A novel rotational motion error separation and compensation algorithm that uses a Fourier-model based multiprobe error separation method to eliminate the environmental factors and rotational motion errors, which significantly influences the wafer flatness measurement results, is also developed for the wafer flatness measurement system. To eliminate of the rotational motion errors that hinder the wafer flatness measurement, the geometrical error terms that are induced into the measurement data are analyzed. The terms are then used to create an exact model equation, which is then used to develop the algorithm that is applied to the proposed wafer flatness form profile measurement system. A simulation was then conducted to examine the validity of the application of the developed algorithm. Finally, an experiment was executed to measure the performance of the proposed technology. The experiment involved taking sampling using two different probe arrangements for the system simultaneously. The form profiles calculated from the datasets obtained by the two different probe arrangements were then compared to test the performance of the algorithm. Another experiment was carried out by repeatedly measuring the flatness of the same artifact using a conventional flatness measurement system and the proposed measurement system and drawing comparisons of their respective results, in order to validate the performance of the proposed wafer flatness profile measurement system.