마이크로 디스플레이를 위한 10-bit 고속 드라이버 LSI 설계

Abstract

3-패널 엘코스(LCoS : Liquid Crystal on Silicon) 디스플레이 구동 드라이버가 높은 시장성 및 경쟁력을 확보하기 위해서는 다음과 같은 목표를 이루어야 한다. 첫 번째로 소면적 구동 드라이버를 개발해야 한다. 3-패널 엘코스 디스플레이 시스템은 3개의 패널과 3개의 구동 드라이버를 필요로 하게된다. 따라서 구동 드라이버의 면적이 크다면 자연적으로 시스템은 가격 경쟁력이 떨어지게 된다. 소면적의 구동 드라이버를 설계하기 위해서는 출력 채널수를 줄여야 한다. 그리고 출력 채널수가 적은 구동 드라이버가 고해상도의 화면을 구동하기 위해서는 고속의 동작이 요구된다. 따라서 적은 출력 채널을 가지면서 고속의 동작이 가능한 구동 드라이버를 개발해야 한다. 두 번째로 소면적 D/AC(Digital to Analog Converter)의 개발이 중요하다. 일반적인 데이터 드라이버에서는 한 개의 저항열을 이용하여 각 채널별로 디코더(decoder)를 갖는 D/AC의 구조가 사용되고 있는데, 상기와 같은 구조에서 계조(gray)가 1-bit 증가할 때마다 디코더의 면적은 2배로 늘어나게 된다. 따라서, 10-bit 계조를 갖는 엘코스 구동 회로를 설계함에 있어 면적을 최소로 하는 것이 필수적이다. 세 번째로 엘코스 드라이버의 최종 출력단을 구성하며 D/AC로부터 계조에 따른 영상 신호 전압을 입력 받아 용량성 부하로 모델링 되는 엘코스 화소를 짧은 시간에 충, 방전 하기위한 아날로그 출력 버퍼(analog output buffer)의 역할을 하는 고속의 단일 이득 연산 증폭기(unit gain op-amp)의 개발이 필수적이다. 본 논문에서는 소면적 구동 드라이버를 설계하기 위해 단지 16-채널 만으로 HDTV(High Definition TeleVision) 해상도의 엘코스 패널을 구동 할 수 있는 구동 드라이버 LSI(Lagre Scale Integration)를 설계하였다. 적은 채널로 고해상도를 구현하기 위해서는 고속 동작이 필수적이어서 고속의 단일 이득 연산 증폭기를 설계하였으며 10-bit 계조를 표현하는데 필요한 소면적 저항열 D/AC를 설계하였다. 그리고 제안한 데이터 구동 회로는 LSI로 제작하여 성능을 검증하였다. 설계 결과 구동 드라이버의 면적은 가로 3,850μm, 세로 4,658μm의 크기를 가지며 출력 전압 측정 결과 1024 계조의 출력 전압 충, 방전 시간은 100nsec이하를 만족하였고 채널별 출력전압의 편차는 10mV 이내인 것을 확인 하였다.; The hot-issue in HDTV technology is how to make the realization of natural reality and how to make it at a low cost. Especially how we can make it an effective cost at the size of 40~50 inchs HDTV, which the most popular size TV, this is the pending question of the TV industry. Recently, Korea and Japan companies strive to develop full HDTV using LCoS(Liquid Crystal on Silicon) technology. Because they think that LCoS technology can solve the demands of market. To make competitive and marketable LCoS driver LSI, the demand is to develop three core technologies. First, we need to develop the unit gain amplifier drives the output of LCoS driver LSI and analog buffer which drives the capacitive modeled LCoS pixel which loads the voltage of the gray scale with high precision. Second, we need a small size D/AC. In a large display data driver LSI which uses the D/AC with decoders at every channel using only one resistor array. In this D/AC architecture, the size of D/AC increases two times by increasing 1-bit gray scale. So, it is essential to minimize the size of D/AC to the LCoS driver LSI with a 10-bit gray scale. Third, we need a low-power driver LSI. Typically, data driver LSI have a large power-consumption in high resolution and large sized panel. So to be competitive in future markets technology needs to be developed in the TFT-LCD and PDP. In this paper, we will propose a driving circuit of LCoS panel with HDTV resolution which is essential to achive LCoS displays which are a compatible structure with large panels and high resolution. We verify the proposed data driving circuit to make LSI. We have found a solution where the settling time of maximum gray scale voltage is under 100nsec and we have found that the deviation of output voltages of 1024 gray scale control can be under 10mV.