Design of Unique Four-Bit/Cell NROM Devices Utilizing a Vertical Channel of a Silicon Pillar

Abstract

비휘발성 메모리의 고집적을 위해서 실리콘 기둥의 수직 채널에 형성된 분리된 ONO 적층 유전막을 갖는 새로운 구조의 셀 당 4비트를 갖는 NROM 소자를 설계하였다. 제안한 SPVC-NROM 소자는 전하 트랩의 분포를 제어할 수 있고 트랩 전하에 확산 장벽을 형성하기 때문에 데이터 유지 시간을 증진시킬 수 있다. 공정 과정은 기존의 상용화된 공정 시뮬레이터 TSUPREM-4를 이용하여 검증하였다. 제안한 SPVC-NROM 소자는 전하 트랩 질화막 각각을 산화막으로 분리시킴으로써 트랩 전하를 제한된 저장 영역에 분포시켜 소자의 신뢰성을 향상시킨다. 또한 제안한 소자의 수직 채널은 향후 소자 스케일링에 영향을 받지 않음으로 스케일링 능력이 우수하다. 기존의 NROM 소자가 요구하는 성능을 만족시키면서 저전력에서 동작하는 소자를 제안하기 위해서 SPVC-NROM 소자는 최적화 되었다. 게이트 유전막의 적층 구성과 프로그램 전압이 프로그램 속도에 미치는 영향을 알아보기 위해서 트랩 전하의 전이 특성에 대한 분석 모델을 도입하였다. 기존의 상용화된 소자 시뮬레이터 MEDICI를 이용하여 제안한 소자의 특성을 시뮬레이션 하기 위하여 전하 트랩 질화막 내에 트랩 작용소로 간주되는 작은 부유 게이트를 위치시키는 방법을 도입하였다. 제안한 소자를 검증하기 위해 열전자 주입을 이용하는 프로그램과 Fowler-Nordheim 터널링을 이용하는 소거 동작 그리고 역방향 읽기 동작의 특성이 평가되었다. 제안한 구조의 NROM 소자는 차세대 비휘발성 실리콘 메모리 응용에 적용될 수 있다.; Unique four-bit/cell NROMs with separated ONOs utilizing a vertical channel of the silicon pillar were designed to increase further nonvolatile memory densities. This device so called Silicon Pillar Vertical-channel NROMs (SPVC-NROMs) can control the trapped charge distribution and make diffusion barrier of trapped charge, so that data retention could be improved. Device processes were verified by using a conventional process simulator TSUPREM-4. The narrow charge distribution in the proposed four-bit/cell SPVC-NROMs was achieved due to the separation of the storage nitride layer. Because the channel length of the proposed cell is independent of the device scaling, the scalability burdens are alleviated. To scale the novel SPVC-NROM devices while maintaining the required specification, the design of SPVC-NROM devices have been optimized for overall cell performance and long-term retention. An analytical model for the transient characteristics that examines the influence of the dielectric composition and programming voltage on programming speed has been developed. The floating nodes were added in the nitride layer acting as a trap sites to simulate the proposed device characteristics by using a conventional device simulator MEDICI. The hot electron injection program, the Fowler-Nordheim tunneling erase, and the reverse mode read scheme characteristics were estimated to verify novel four-bit/cell SPVC-NROMs. The proposed unique four-bit/cell NROMs can be used in the next generation NVSM applications.