1142 0

SOA 특성 향상을 위한 고전압 LDMOS 소자 구조

Title
SOA 특성 향상을 위한 고전압 LDMOS 소자 구조
Other Titles
High Voltage LDMOS Device Structure for SOA Performance Enhancement
Author
남기수
Alternative Author(s)
Nam, Ki-Soo
Advisor(s)
권오경
Issue Date
2007-02
Publisher
한양대학교
Degree
Master
Abstract
본 논문에서는 수평형 단방향 85V급 LDMOSFET(Lateral Double Diffused Metal Oxide Semiconductor Field Effect Transistor) 소자를 최적설계하고 수평형 양방향 25V급 DMOSFET(Double Diffused Metal Oxide Semiconductor Field Effect Transistor)의 특성 향상을 위한 소자구조를 제안하였다. 설계한 85V급 LDMOSFET와 양방향 25V급 DMOSFET는 저전압 CMOS(Complementary Metal Oxide Semiconductor) 공정과 호환 가능하도록 설계하였다. 85V급 LDMOSFET를 최적설계하기 위하여 드리프트 영역의 농도와 드리프트 곡면의 기울기, 필드 플레이트의 길이 및 바디영역의 고농도의 이온주입에 대하여 분석하였다. 드리프트 영역의 농도를 조절하여 소자의 항복전압과 단위면적당 전도저항의 관계를 분석하였으며 이를 적용하여 드리프트 영역의 농도를 최적화하였다. 드리프트 곡면의 기울기를 분석 하여 소자의 전류 구동능력을 향상시켰으며 유사포화 (quasi saturation) 현상에 영향을 적게 받도록 소자를 설계하였다. 필드 플레이트의 길이를 조절하여 소자의 항복전압을 최적화하였다. 그리고 바디영역에 고농도의 이온주입을 통하여 기생 BJT의 동작을 지연시켜 2차 항복전압을 증가시켰다. 설계한 LDMOSFET의 항복전압은 112V이고 단위면적당 전도 저항은 2.08mΩ·cm-2이다. 문턱전압은 1.979V 이고 문턱전압 이하 기울 기는 184.4mV/dec이다. 게이트에 12V를 인가하였을 때 2차 항복전압은 90V로 나타났다. 설계한 85V급 LDMOSFET의 특성은 매우 우수하게 나타 났다. 기존의 양방향 고전압 소자는 게이트 양 쪽으로 드리프트 영역이 존재하기 때문에 소자의 단위 면적당 전도저항이 크다. 본 논문에서 제안한 양방향 25V급 DMOSFET 소자 구조는 트렌치 공정을 사용하여 게이트를 형성하였다. 드리프트 영역은 게이트 양 측면에 수직방향으로 존재한다. 따라서 작은 면적으로 소자를 제작할 수 있으며 단위면적당 전도저항을 낮출 수 있다. 설계한 양방향 25V급 DMOSFET 소자의 항복 전압은 29V이고 단위면적당 전도저항은 0.26mΩ·cm-2로 나타났다. 문턱 전압은 1.143V이고 문턱전압 이하 기울기는 137.3mV/dec로 나타났다. 게이트에 25V를 인가하였을 때 2차 항복전압은 28V로 나타났다. 설계한 25V급 DMOSFET는 기존의 구조보다 단위면적당 전도저항이 매우 작게 결정되어 우수한 특성을 나타냈다.; In this paper, we design optimal uni-directional 85V LDMOSFETs(lateral double diffused MOSFETs) and high performance bi-directional 25V DMOSFETs (double diffused MOSFETs). These devices are compatible with low voltage CMOS (complementary MOS). To optimize a LDMOS structure, we analyze the doping concentration and curvature of drift region, the length of field plate, and high doping concentration in deep body region. To optimize the doping concentration in drift region, we analyze a relation between a breakdown voltage and a specific on-resistance. And we analyze the curvature of drift region. In the results, we improve a current driving capability of LDMOS and design a LDMOS structure which is insensitive to quasi saturation phenomenon. To optimize a breakdown voltage, the length of field plate is considered. To improve a second breakdown voltage, we use additional process to make a high doping concentration in deep body region and retard operation of parasitic BJT in LDMOS structure. The breakdown voltage and the specific on-resistance of designed 85V LDMOS is 112V and 2.08mΩ·cm-2 respectively. And the threshold voltage and sub-threshold slope is 1.979V and 184.4mV/dec. And the second breakdown voltage of designed 85V LDMOS is 90V for 12V gate voltage. Because of drift regions at both sides of gate, conventional bi-directional high voltage devices have large specific on-resistance. In order to make a small device size and low specific on-resistance, we use a trench gate. The drift region is vertically located at both sides of gate. The breakdown voltage and the specific on-resistance of designed bi-directional 25V DMOS is 29V and 0.26mΩ·cm-2 respectively. And the threshold voltage and sub-threshold slope is 1.143V and 137.34mV/dec. And the second breakdown voltage of designed 85V LDMOS is 28V for 25V gate voltage.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/150038http://hanyang.dcollection.net/common/orgView/200000405544
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > DEPARTMENT OF ELECTRONICS & COMPUTER ENGINEERING(전자통신컴퓨터공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE