CMOS를 이용한 다중모드/다중대역 무선통신 수신회로 설계

Abstract

본 논문에서는 다중모드/다중대역 무선 통신 수신기에 사용할 수 있는 재구성 가능한 CMOS 저잡음 증폭기(LNA : Low Noise Amplifier)를 개발하였다. 입력 단에 common-gate 트랜지스터 회로를 사용함으로써 출력단의 impedance 만을 조절하면 여러 주파수 대역에서 최적의 특성을 갖도록 하였다. 통상적인 common-gate 형태의 저잡음 증폭기는 입력 단에서 50Ω 매칭을 위하여 낮은 전압 이득과 3dB 이상의 높은 잡음 지수를 갖는데, 부귀환 회로를 사용하여 16dB 이상의 높은 전압 이득과 3dB 이하의 잡음 지수를 갖도록 하였다. 또한 무선 수신기의 선형성 특성을 최적화할 수 있도록 저잡음 증폭기의 전압 이득을 조절할 수 있도록 하였다. 하향 주파수 혼합기(Down conversion mixer)에서는 발생하는 2차 혼변조 왜곡과 DC-offset 문제를 향상시키는 방법을 제시하였다. 일반적으로 능동 소자로 이루어진 이중 평형 구조의 혼합기를 사용함으로써 단일 평형 구조 혼합기(Single balanced mixer)에 비하여 입력단과 스위칭 단 사이의 높은 격리 효과를 가지며, 더불어 2차 혼변조 성분도 작은 값을 가지게 되어 높은 IIP2 값을 가질 수 있다. 또한 일반적으로 알려진 2차 혼변조 왜곡과 DC-offset의 원인인 이득 단의 비선형성, 스위칭 단의 비선형성과 이상적이지 못한 스위칭 동작, 그리고 출력단의 저항 오차 등을 단순화된 모델링을 통하여 표현하였다. 이를 토대를 2차 혼변조 성분과 DC-offset 성분을 각 원인에 대한 수식으로 유도함으로써, 이전에 많이 사용되었던 수동 소자의 추가 없이 2차 혼변조와 DC-offset을 최소화 시킬 수 있는 새로운 방법을 제시하였다. 추가적으로 잡음 지수(Noise Figure), 증폭도(gain), 그리고 선형성(linearity) 향상을 위하여 전류 주입회로를 사용하였다. 회로의 설계는 제안된 방법을 가지고 0.13mm CMOS 공정을 이용하여 개발하였으며 저잡음 증폭기는 1.8～2.5GHz 대역에서 전압 이득은 19～20dB, 잡음 지수는 1.7～2dB, IIP3(third-order input intercept point)는 -2dBm이다. 하향 주파수 혼합기는 출력 저항에 5%의 오차를 주어 임의로 IMD2 성분을 발생시켰을 때, IIP2(second-order input intercept point)와 DC-offset은 각각 2.04dBm과 22mV 값을 가졌으나, 여기에서 제안 된 방법을 통하여 IIP2는 37.8dBm으로, DC-offset은 770μV로 각각 향상됨을 확인 할 수 있었다.; Reconfigurable CMOS low-noise amplifier (LNA) has been developed for multi-mode/multi-band wireless receiver. By employing common-gate input stage, the performance can be optimized for multiple operation bands by simply controlling the output load impedance. Although the conventional common-gate LNA has larger than 3dB noise figure (NF), the newly developed negative feedback scheme enables the common-gate input LNA to have less than 2dB NF. To have optimum linearity performance of wireless receiver, the gain of the LNA can be controlled. In down-conversion mixer, the method of improving second order intermodulation distortion(IMD2) and dc-offset problems has been presented. Double balanced mixer has a better characteristic to separate the input stage from the switching stage compared to single balanced mixer. It can have a high IIP2 value since it has small second-order intermodulation distortion components. Also, gm stage and switching stage non-linearity, nonideal switching operation, and output stage resistance error are expressed with simple modeling. Based on this modeling, the reasons that second-order intermodulation distortion and DC-offset component are generated are analyzed, which leads to new scheme to eliminate second-order intermodulation distortion and DC-offset without addition of any passive component. A simple analysis reveals the IMD2 and DC-offset can be eliminated by controlling the duty cycles of local oscillator(LO) inputs. The circuit-level simulation is performed using the proposed method in 0.13um CMOS technology. The LNA shows 19～20dB voltage gain, 1.7～2.0dB NF, -2dBm IIP3 at 1.8～2.5GHz frequency range. A mixer with the proposed method with 5% mismatch in the load resistance, the mixer shows 2.04dBm IIP2 and 22mV input referred DC-offset. By controlling two duty cycles of LO inputs, IIP2 and DC-offset can be improved to 37.8dBm and 770μV, respectively.