DRAM bus system을 위한 Analog calibration 적용 pre-emphasis Transmitter

Abstract

본 논문은 DRAM bus system을 위한 analog calibration을 가진 3.2Gb/s data rate pre-emphasis transmitter를 제안한다. 이 transmitter는 1.8V의 공급 전압을 가지고, 0.18um CMOS 공정을 사용 하였다. 전체 회로는 single ended 구조를 가진다. One tap pre-emphasis 구조는 채널의 LPF특성에 의해 발생하는 inter symbol interference (ISI) 현상을 억제한다. Pre-emphasis를 위해 제안된 driver의 구조는 병렬로 MOS를 사용하여 기존의 driver에 비해 40% 작은 면적을 가진다. 제안된 driver를 위한 analog calibration은 작은 면적과 작은 전력 소비를 가지며, 공정, 전압, 온도(PVT) 변화에 driver의 Ron 변화를 최소화 시킨다. Transmitter는 800MHz 4 phase clock을 가지는 PLL에 의해 동작을 하게 되는데, 이 4 phase clock은 PRBS에 입력되어 4개의 random data를 발생시키고 4:1 MUX 동작에 이용된다. PLL의 면적은 110um × 275um, transmitter의 면적은 60um × 250um 를 가진다.; This paper describes a pre-emphasis transmitter for DRAM bus system. A transmitter has achieved 3.2Gb/s/pin operation at 1.8V supply voltage with 0.18um CMOS process. The transmitter has 800MHz PLL to generate four phase clocks. The four phase clocks are used for input clock of PRBS and multiplexing. One tap pre-emphasis is used to reduce inter symbol interference (ISI) caused by channel low pass effects. The analog calibration makes the optimized driver impedance independent with the PVT variation. It has small size and low power consumption. Proposed driver that decreases size by 40% compared to conventional driver because of additional parallel driver. Active area of PLL is 110um × 275um and active area of transmitter is 60um × 250um.