리플로 된 주석 범프를 이용한 기계적 코킹 접합 방법

Abstract

현재 시스템 인 패키지 (SIP: System-in-Package) 구현을 위한 3D-stacked (Three-dimensional stacked) 패키지 기술은 여러 분야에서 많은 연구개발이 이루어지고 있다. 기존의 3D-stacked 패키지 기술은 전통적인 wire bonding을 이용하여 구현하였으나, wire bonding을 이용할 경우, wire bonding을 위한 추가적인 공간이 필요하게 되어 칩의 크기가 증가하게 되고, wire 길이에 따른 신호 손실과 신호 전달 속도가 느려지는 등의 문제점이 있었다. 이런 문제점을 극복하기 위해 칩 간의 연결을 wire를 이용하지 않고 금속 범프를 이용하여 칩을 적층하는 기술들이 개발되었으며, 최근 들어 TSV (Through Silicon Via)를 이용한 3D-stacked 패키지 구현에 대한 연구가 활발하게 진행되고 있다. TSV를 이용하여 3D-stacked 패키지 구현할 경우, wire bonding에 의한 칩간의 연결이 아닌 금속 범프에 의한 칩간의 직접적인 연결이 이루어져 접합을 위한 추가적인 공간이 필요 없게 되어 칩의 크기를 줄일 수 있고, 금속 범프에 의한 접합이 이루어지므로 wire에 의한 신호 손실을 줄일 수 있으며, 또한 금속 범프에 의한 직접적인 연결로 인해 전기적 성능도 향상 시킬 수 있는 장점을 가지고 있다. 최근 Hitachi-Renesa에서는 Au 스터드 범프를 이용한 Mechanical Caulking 접합 방법을 이용하여 3D-stacked 패키지를 구현하는 기술을 개발하였다. 이 방법은 Au 스터드 범프가 형성되어 있는 칩이 스루 비아 홀 전극이 형성되어 있는 다른 칩에 삽입되면서 변형되어 Au 스터드 범프와 스루 비아 홀 전극이 접합을 이루는 방법이다. 하지만 Au 스터드 범프를 이용한 Mechanical Caulking 접합 방법은 몇 가지 단점을 가지고 있다. 첫 번째로, Au 범프를 이용할 경우 다른 범프 재료에 비해 상대적으로 높은 재료 가격으로 인해 생산 비용이 증가한다, 두 번째로, 스터드 범프 형태이기 때문에 각 범프를 일일이 따로 형성하는 배치 프로세스(batch process)를 이용하므로 I/O (In-put/Out-put)수의 증가에 따라 범프의 수가 증가할수록 공정 시간이 길어진다. 세 번째로, 다른 범프 재료에 비해 상대적으로 단단한 Au 범프의 경우 접합 도중 정렬 오차(mis-align)가 발생되면 칩에 균열이 생기는 등 하부 칩에 손상을 미칠 수 있다. 네 번째로, 칩의 접합시 상온 혹은 저온에서 기계적인 접합만으로 이루어져 접합부의 강도 및 그 전기적인 특성이 취약하다는 문제점이 있었다. 이런 문제점을 극복하기 위해서 본 연구실에서는 Au 스터드 범프를 이용하는 대신 리플로 된 주석 범프를 이용한 Mechanical Caulking 접합 방법을 통해 실험을 진행 하였다. 리플로 된 주석 범프를 이용할 경우 기존 기술에 비해 몇 가지 장점을 가지게 된다. 첫 번째로, Au에 비해서 상대적으로 가격이 저렴한 주석 범프를 사용하여 공정을 진행할 경우 생산 가격을 절감할 수 있다. 두 번째로, 주석 범프의 경우 전기 도금을 이용하여 웨이퍼 상에서 모든 범프를 동시에 제조할 수 있으므로, I/O 수에 상관없이 공정 시간을 단축 시킬 수 있다. 세 번째로, 다른 범프 재료에 비해서 상대적으로 소성 변형이 쉽게 일어나는 주석 범프의 경우, 접합시 정렬 오차(mis-align)가 발생할 경우 상하 칩의 손상을 줄일 수 있다. 네 번째로, 상대적으로 낮은 녹는점을 가진 주석 범프의 경우 접합시 솔더의 자가 정렬(self-align)을 통하여 보다 좋은 칩 간 상호연결을 구현할 수 있다. 다섯 번째로, 주석의 낮은 녹는점을 이용하여 접합 과정에서 열을 가하여 단순히 기계적인 접합만이 아니라 금속학적 접합도 동시에 형성하여 접합부의 강도 및 전기적 특성을 향상시킬 수 있다. 즉, 기존의 Au 스터드 범프를 사용한 Mechanical Caulking 접합 방법의 단점을 극복하고, 접합부의 강도 및 전기적 특성을 보다 향상시키기 위해 리플로 된 주석 범프를 이용한 Mechanical Caulking 접합 방법에 대해서 연구를 진행하였다. Si wafer에 박막 증착을 통하여 금속 하부층 (UBM: under bump metallurgy)을 형성한 시편에 금속 배선을 형성하고, 전해도금을 이용하여 Sn / Cu 범프롤 형성한 후, RTA (rapid thermal annealing) 시스템을 이용하여 반구형의 리플로Sn 범프를 형성하였다. 그리고 100 ㎛ 두께의 얇은 Si wafer에 deep RIE (reactive ionic etching)를 이용하여 스루 비아 홀을 형성한 후, 박막 증착과 전해도금을 이용하여 스루 비아 홀 전극을 형성한 시편을 제조하였다. 이렇게 제조된 리플로 된 Sn 범프 시편과 스루 비아 홀 전극이 형성된 시편을 플립 칩 (Flip Chip) 본딩을 통해 접합을 실시 하였으며, 접합부의 전기적 성능을 측정하기 위해 4단자 저항 측정 방식을 이용하여 전기 저항을 측정하였다. 그 결과 초기 접속 저항 값은 평균 35 mΩ을 얻을 수 있었으며, 접합부의 신뢰성을 확인하기 위해 Convection reflow oven을 이용하여 multiple reflows test를 진행하였다. 그 결과 접합부의 접속 저항 값이 초기 값보다 약간 증가하는 것을 관찰할 수 있었다.; Three-dimensional (3-D) packaging technology has been developed recently for system-in-package applications. Wire bonding has been used for conventional 3D-stacked packages to connect stacked chips. However, it requires an additional bonding area on the substrate and long wires for connecting chips to substrates. 3-D packaging technology with through silicon via (TSV) type electrodes has been receiving increasing attention recently. This attention stems partly from the technology’s promise of making modules that are smaller, lighter, have fewer boards and other parts, and are cheaper than current modules. Cu bump bonding process utilizing Sn-capped Cu bump was used mainly for chip-to-chip interconnection. A new chip-to-chip interconnection method utilizing mechanical caulking has been developed recently. In this method, bonding between the chips is achieved by deformation-injection of Au stud bump on a chip into the through via hole in the other chip. This method has several advantages such as simple process, cost reduction, low-temperature process, and good reliability. In this paper, we introduce a modified mechanical caulking technology using reflowed Sn bumps instead Au stud bumps since Sn can be deformed more easily than Au and the bumps can be formed at the waferlevel. The through-hole electrodes were formed in the intrinsic Si wafer (100 ㎛ thick). Au (50 nm), Cu (1 ㎛) and Ta (50 nm) thin films were deposited on the topside surface by a DC magnetron sputtering. The topside electrode was patterned by a wet chemical etching. The wafer was supported by a glass wafer for easy handling of the thin wafer. And the through-hole was etched from the backside of the Si wafer by Bosch process until the topside electrode was exposed. The through-hole was about 50㎛ diameter and 100㎛ depth. After detaching the glass wafer from the Si wafer, Cu / Ta thin films were deposited by a sputtering and about 5㎛ thick Cu layer was uniformly deposited by an electroplating on the through-hole surface. Finally, Au thin film was coated on the backside by a sputtering and the backside electrode was patterned by the wet chemical etching. On the other chip, Ti (50 nm), Cu (1 ㎛), Au (50 nm) and Ti (50 nm) thin films were sequentially deposited on SiO2/Si wafer using the DC magnetron sputtering system as the under bump metallization (UBM) and interconnection lines. The metal patterns on the chip were fabricated through the photolithographic process and wet chemical etching method. The 5 ㎛ thick Cu bumps and 20 ㎛ thick Sn bumps were sequentially fabricated on UBM by electroplating. Sn bumps were reflowed in rapid thermal annealing (RTA) system. Reflow was carried out at 275 ℃ for 12 sec under forming gas (95vol % N2+ 5vol% H2) atmosphere and the flux was not used. The bonding was preformed between reflowed Sn bumps on Si chip and through via hole electrode at room temperature or at 270 ℃ (above the Sn melting temperature) by using flip chip bonder. The bonding force was 0.12 N or 0.24 N per bump. The electrical resistance was measured using four-point probe method. The 20 ㎛ thick Sn bumps were fabricated by electroplating. Hemispherical Sn bumps were formed by reflow process using the rapid thermal annealing system. Reflowed Sn bumps with spherical shape were well formed on metal line. The height of electroplated Sn bumps was about 32~33 ㎛. Reflowed Sn bumps and through via hole electrodes were joined easily through the deformation of reflowed Sn bumps during bonding. These solder joints show heavily deformed Sn bump, the through-hole electrode which was partly filled with deformed Sn bump, and good contact between the through-hole electrode and Sn bump. The electrical resistance of the interconnections was measured. The measured results also confirmed that all joints were connected electrically. There was no joint which was failed electrically. The contact resistance of each solder joint was calculated. The average value was about 34~35 m Ω . Bonding was successful at room temperature or at 270 ℃ regardless of bonding pressure. The contact resistance was not sensitive to the bonding pressure, bonding temperature, and bonding time. The electrical resistance was slightly increased after multiple reflows. We developed caulking technology using reflowed Sn bumps. The reflowed Sn bumps and through via hole electrodes were successfully joined through the plastic deformation of Sn bumps and the contact resistance of solder joints was very low.