149 0

고성능 C-MOSFET 소자 구현을 위한 변형 SGOI 구조 공정 개발과 응축 기구에 관한 연구

Title
고성능 C-MOSFET 소자 구현을 위한 변형 SGOI 구조 공정 개발과 응축 기구에 관한 연구
Other Titles
A Study on the Process Development of Strained SGOI and Condensation Mechanism for High Performance C-MOSFET Devices
Author
홍석훈
Alternative Author(s)
Hong, Seok-Hoon
Advisor(s)
박재근
Issue Date
2008-02
Publisher
한양대학교
Degree
Master
Abstract
상보형 금속 산화 반도체 전계 효과 트랜지스터 (Complementary Metal Oxide Semiconductor Field Effect Transistor: C-MOSFET) 소자의 채널길이가 60nm 이하로 줄어들게 되면서 UTS(ultra-thin body) SOI(Silicon-on-Insulator) C-MOSFET 구조가 필요하게 되었다. 20nm 이하의 상층(top) 실리콘(Si) 두께를 가지는 UTS SOI C-MOSFET은 나노 스케일의 SOI 두께로 인해 양자 우물에 캐리어가 속박되어 캐리어 이동도의 저하가 일어난다. 이러한 캐리어 이동도의 저하는 나노 스케일의 strained Si on SiGe-on-Insulator(ε-SGOI) 기반의 C-MOSFET 소자를 개발함으로써 극복될 수 있다. ε-SGOI C-MOSFET소자는 inter, intra-valley 산란을 줄여 전자와 홀의 이동도를 향상시킨다. ε-SGOI 구조를 제작하는 방법은 본딩(bonding), 디스로케이션 싱크(dislocation sink), 응축 (condensation) 방법이 보고되어 있다. 본 연구에서는 ε-SGOI 구조를 제작하기 위한 응축 공정 중에서 발견된 일종의 '평형상태'에 대해 설명한다. 평형상태의 시료는 산화막 (SiO2)성장 시간을 다르게 하여도 SiGe 층의 두께와 Ge 농도가 변하지 않는다. 산화막을 성장함으로써 소비되는 Si의 소비속도는 거의 일정하다. 그러나 SiGe 층 내부의 Ge이 상층 실리콘 층으로 확산되는 속도 (상층 실리콘 층 내부 실리콘 원자가 SiGe 층으로 확산되는 속도로 표현할 수도 있다.)는 응축 공정 중의 Ge 농도 변화에 따라 바뀔 수 있다. 평형상태는 Ge의 확산 속도와 실리콘의 소비 속도가 일치할 때 관찰된다. 또한 평형상태는 초기 Ge 농도, SiGe 층의 두께, 기판 종류, 변형 (strain) 여부, 디스로케이션의 발생 여부와 관계없이 발견된다. 이는 응축 방법의 기구(Mechanism)가 산화막 성장으로 인한 실리콘의 소비속도와 Ge의 확산속도의 경쟁적 기구로 설명될 수 있다는 것을 의미한다.; AS the channel length of C-MOSFETs becomes less than 60nm, the device structure requires an ultra-thin body (UTS) SOI C-MOSFET. The UTS C-MOSFET needs an SOI thickness of less than 20nm, resulting in degraded carrier mobility because of carrier confinement in quantum wells due to the nanoscale SI thickness This loss of carrier mobility can be overcome by developing C-MOSFETs on nanoscale strained Si on SiGe-on-Insulator (ε-SGOI). The ε-SGOI C-MOSFET enhances electron and hole mobility by reducing both the inter and intra-valley scattering rates. Three methods to fabricate ε-SGOI have been reported: the bonding, dislocation sink, and condensation methods. In this study, a kind of ‘Equilibrium State’ was found during the condensation method to fabricate ε-SGOI. The sample in Equilibrium state has unchanged SiGe thickness and Ge concentration even though different oxidation time. Si consume rate in SiGe layer as a result of SiO2 growth is almost invariable. However diffusion down rate of Ge atoms in SiGe layer to top-Si layer (It also indicate diffusion up rate of Si atoms in top-Si layer to SiGe layer.) can be changed according to Ge concentration variation via oxidation processing during the condensation method. The equilibrium state is observed, when Ge diffusion down rate and Si consume rate have the same value. Moreover equilibrium states are found regardless of initial Ge concentration, SiGe layer thickness substrate, strain rate and dislocation. It means that condensation mechanism can be explained by the competitive process of the SiO₂ growth rate and Ge diffusion down rate.
URI
https://repository.hanyang.ac.kr/handle/20.500.11754/147361http://hanyang.dcollection.net/common/orgView/200000408229
Appears in Collections:
GRADUATE SCHOOL[S](대학원) > DEPARTMENT OF ELECTRONICS & COMPUTER ENGINEERING(전자통신컴퓨터공학과) > Theses (Master)
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE