Multi-Band CMOS RF Downconverter

Abstract

본 논문에서는 다중밴드 CMOS RF 하향변환기를 설계하였다. 설계된 RF 하향변환기는 혼합기, 전압 제어 발진기, 저잡음 증폭기 세 개의 소자로 구성되어 있다. 그리고, 제작된 RF 하향변환기는 직접변환구조를 채택하여 3가지 표준을 수용한다. WCDMA, WiBro, CDMA2000-1x (1.84 GHz - 2.4 GHz). 설계된 혼합기는 수동 저조파 이중평형 구조이고, 전압제어 발진기는 백-게이트 커플링 4상 구조이고, 저잡음 증폭기는 차동 구조로 되어있다. 각 소자는 직접변환구조에 적절하게 설계되었다. 설계된 혼합기는 믹싱 트랜지스터가 트라이오드 영역에서 동작하기 때문에 플리커 잡음이 이론적으로 없고, 국부 발진기 신호의 주파수가 RF 주파수의 절반이기 때문에 DC 오프셋 문제를 회피할 수 있다. 전압 제어 발진기는 4상의 신호를 만들어내고, 발진 주파수는 저조파 혼합기를 구동시키기 위해 RF 주파수의 절반이다. 설계된 전압 제어 발진기는 백-게이트 커플링을 사용함으로써 커플링 트랜지스터가 필요없게 되어 위상 잡음 특성을 개선하는 효과를 거둘 수 있다. 백-게이트 커플링이란 트랜지스터의 보디 부분을 또 다른 게이트로 사용한다는 의미이다. 잘 알려진 캐스코드 구조를 사용한 저잡음 증폭기는 커몬모드 잡음 특성을 개선하고 이중평형 혼합기를 구동시키기 위해 차동구조로 설계되었다. 공정기술의 발달로 회로의 동작주파수 (더 빠른 속도)와 직접도 (더 작은 크기)가 증가함에 따라, 회로 연결부의 기생성분의 효과는 더욱 중대해지고, 연결부의 레이아웃에 대한 해석이 더욱 중요해지고 있다. 레이아웃의 연결부 기생성분의 효과를 연구하기 위해, RF CMOS 레이아웃의 풀-웨이브 전자파 해석을 연구하였다. 제안된 시뮬레이션 방법에 의하면, 더 정확한 회로의 레이아웃 설계를 얻을 수 있다. 이 시뮬레이션 방법은 두 단계로 이루어진다. 첫 번째 단계에서 풀-웨이브 전자기학적인 시뮬레이션을 통해 레이아웃 연결 선의 S-파라미터를 추출한다. 이때, 상용 계산기인 안소프트 HFSS를 사용한다. 추출된 S-파라미터로부터, 자신의 기생 RLC성분과 연결선들 사이의 인터-커플링과 칩 상에서의 방사를 수치적으로 확인해 볼 수 있다. 효율적으로 레이아웃 설계로부터 S-parameter를 실험하기 위해 능동소자와 수동소자는 제거하고, 그 위치에 포트를 설정한다. 포트는 능동 혹은 수동소자가 있던 곳을 포트의 양(+)극으로 지정하고, 가장 가까운 그라운드 금속을 포트의 음(-)극으로 지정한다. 두 번째 단계로 추출된 S-파라미터를 회로 시뮬레이션에 통합하여 시뮬레이션을 실행한다. 추출된 S-파라미터는 EDA 소프트웨어의 S-파라미터 상자에 집어 넣고, 능동소자와 수동소자를 그 상자와 연결한다. 그리고 회로 시뮬레이션을 실행하면 추출된 연결부의 수동 금속 성분들의 S-parameter가 포함된 시뮬레이션 결과를 얻을 수 있다. 회로 시뮬레이션에는 Agilent의 ADS 혹은 Cadence SpectreRF를 이용한다. 위와 같이 수동 금속 구조의 풀-웨이브 전자파 해석을 포함하는 방식의 시뮬레이션을 통해서 보다 현실적인 결과를 얻을 수 있다.; In this dissertation, a multi-band CMOS RF (Radio Frequency) downconverter is designed. The designed RF downconverter is composed of three components: mixer, voltage-controlled oscillator (VCO), and low-noise amplifier (LNA). Moreover, the designed RF downconverter adopts direct-conversion architecture and accommodates three standards: WCDMA, WiBro and CDMA2000-1x (1.84 GHz-2.4 GHz). The designed mixer is a passive sub-harmonic double-balanced structure, the VCO is a back-gate coupling quadrature VCO and the LNA is a differential topology. Each component is designed with relevance to direct-conversion architecture. The designed mixer has no flicker noise theoretically because the mixing transistors operate in the triode region Also the DC offset problem is avoided because local oscillator (LO) frequency is half of RF frequency and the port isolation is improved by the innate characteristics of balanced structure. The VCO generates a quadrature signal and the oscillation frequency is half of RF frequency to drive a sub-harmonic mixer. No coupling transistors are needed by the use of back-gate coupling to reduce flicker noise. Back-gate coupling means that the body of the transistor is used as another gate. The LNA, which adopts a well-known cascode structure, is designed as a differential structure to suppress common mode noise and to drive a double-balanced mixer. All designed components are fabricated by the TSMC 0.18-㎛ RF CMOS process. With increased circuit operating frequency (higher speeds) and density (smaller feature size) in deep submicron designs, interconnection parasitic effects are becoming more serious and the analysis of the interconnection layout is becoming more important. To study the cause of the interconnection parasitic effect of layout, the full-wave electromagnetic analysis of RF CMOS layout is investigated. Using the proposed simulation method, a more accurate circuit layout design can be achieved. The simulation method consists of two steps. The first step is to extract S-parameters from the layout interconnection lines by full-wave electromagnetic simulation with commercial solver, ANSOFT HFSS. From the extracted S-parameters, self-parasitic RLC and inter-coupling between the interconnection lines and radiations in the chip can be recognized. To examine the S-parameter from the layout design efficiently, passive and active components are removed, and ports are assigned at the place which was a connection point between components and interconnection lines. The plus port is connected to the signal path and the minus port is connected to the nearest ground metal. The second step is a circuit simulation with extracted S-parameters. The extracted S-parameters are boxed into an S-parameter block of an EDA tool, such as Cadence SpectreRF and Agilent ADS, and active and passive components are connected to the block, which contains S-parameters data, and then the circuit simulation is carried out. From the above simulation, a more realistic solution that contains full-wave electromagnetic solution of passive metal structure can be achieved.